TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2025087108
公報種別
公開特許公報(A)
公開日
2025-06-10
出願番号
2023201532
出願日
2023-11-29
発明の名称
メモリシステムおよび情報処理システム
出願人
キオクシア株式会社
代理人
個人
,
個人
,
個人
主分類
G06F
12/00 20060101AFI20250603BHJP(計算;計数)
要約
【課題】
本発明の一つの実施形態は、起動時に、起動に適したパラメータで動作するメモリシステムを提供することを目的とする。
【解決手段】
上記課題を達成するために、実施形態のメモリシステムは、プロファイルテーブルが保存された不揮発性メモリと、前記不揮発性メモリを制御するメモリコントローラとを備える。前記プロファイルテーブルは複数のプロファイル情報を含む。前記メモリコントローラは、起動シーケンスに含まれる複数の処理のうちの第1の処理において、前記複数のプロファイル情報のうちの第1のプロファイル情報に基づいて前記不揮発性メモリを制御する。前記第1のプロファイル情報は、前記第1の処理に適したパラメータを含むことを特徴とする。
【選択図】図1
特許請求の範囲
【請求項1】
ホストに接続可能なメモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
を備え、
前記不揮発性メモリは複数のプロファイル情報を含み、
前記複数のプロファイル情報のそれぞれはパラメータを含み、
前記メモリコントローラは、起動シーケンスの第1の期間で、前記複数のプロファイル情報のうちの第1のプロファイル情報に基づいて前記不揮発性メモリを制御し、
前記第1のプロファイル情報は、前記第1の期間で前記不揮発性メモリを制御する際に参照するパラメータを含む、
メモリシステム。
続きを表示(約 2,000 文字)
【請求項2】
前記第1のプロファイル情報は、前記ホストから設定可能である、請求項1に記載のメモリシステム。
【請求項3】
前記メモリコントローラは、前記第1の期間に、前記ホストから第1のコマンドを受信し、
前記第1のコマンドに対して前記メモリシステムを初期化し、その後前記第1のプロファイル情報に基づいて前記不揮発性メモリを制御する、請求項1に記載のメモリシステム。
【請求項4】
前記メモリコントローラは、前記第1の期間に続く第2の期間で、前記複数のプロファイル情報のうちの前記第1のプロファイル情報とは異なる第2のプロファイル情報に基づいて前記不揮発性メモリを制御し、
前記第2のプロファイル情報は、前記第2の期間で前記不揮発性メモリを制御する際に参照するパラメータを含む、
請求項1に記載のメモリシステム。
【請求項5】
前記メモリコントローラは、前記第2の期間に、前記ホストから第2のコマンドを受信し、
前記第2のコマンドに対して前記メモリシステムを初期化し、その後前記第2のプロファイル情報に基づいて前記不揮発性メモリを制御する、請求項4に記載のメモリシステム。
【請求項6】
前記メモリコントローラは、前記第1の期間に、前記第2の期間で用いる前記第2のプロファイル情報を指定するフラグを前記不揮発性メモリに設定し、
前記第2の期間で、前記フラグを確認し、前記第2のプロファイル情報に基づいて前記不揮発性メモリを制御する、請求項4に記載のメモリシステム。
【請求項7】
ホストに接続可能なメモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
を備え、
前記不揮発性メモリは、
起動シーケンス中の第1の期間で前記メモリコントローラが参照するパラメータを含む第1のプロファイル情報と、
前記起動シーケンス中の第1の期間とは異なる第2の期間で前記メモリコントローラが参照するパラメータを含む第2のプロファイル情報と、
前記第1のプロファイル情報を指定するフラグと、
を含み、
前記メモリコントローラは、前記第1の期間で、前記ホストから第1のコマンドを受信すると前記メモリシステムを初期化し、前記フラグを確認し、前記第1のプロファイル情報に基づいて前記不揮発性メモリを制御し、前記フラグを前記第2のプロファイル情報を指定するフラグに変更する、
メモリシステム。
【請求項8】
前記不揮発性メモリは、前記起動シーケンス中の第2の期間とは異なる第3の期間で前記メモリコントローラが参照するパラメータを含む第3のプロファイル情報をさらに備え、
前記第2の期間は前記第1の期間に続いて開始され、
前記メモリコントローラは、前記第2の期間において、前記ホストから第2のコマンドを受信すると前記メモリシステムを初期化し、前記フラグを確認し、前記第2のプロファイル情報に基づいて前記不揮発性メモリを制御し、前記フラグを前記第3のプロファイル情報を指定するフラグに変更する、
請求項7に記載のメモリシステム。
【請求項9】
前記第3の期間は前記第2の期間に続いて開始され、
前記メモリコントローラは、前記第3の期間において、前記ホストから第3のコマンドを受信すると前記メモリシステムを初期化し、前記フラグを確認し、前記第3のプロファイル情報に基づいて前記不揮発性メモリを制御し、前記フラグを前記第1のプロファイル情報を指定するフラグに変更する、
請求項8に記載のメモリシステム。
【請求項10】
不揮発性メモリと、前記不揮発性メモリを制御するメモリコントローラと、を有するメモリシステムと、前記メモリシステムと接続されるホストと、
を備え、
前記不揮発性メモリは、
起動シーケンス中の第1の期間で前記メモリコントローラが参照するパラメータを含む第1のプロファイル情報と、
前記起動シーケンス中の第1の期間とは異なる第2の期間で前記メモリコントローラが参照するパラメータを含む第2のプロファイル情報と、
前記第1のプロファイル情報を指定するフラグと、
を含み、
前記ホストは、前記第1の期間に、前記メモリコントローラへ第1のコマンドを送信し、
前記メモリコントローラは、前記第1のコマンドを受信すると前記メモリシステムを初期化し、前記フラグを確認し、前記第1のプロファイル情報に基づいて前記不揮発性メモリを制御し、前記フラグを前記第2のプロファイル情報を指定するフラグに変更する、
情報処理システム。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本発明の実施形態は、メモリシステムおよび情報処理システムに関する。
続きを表示(約 1,800 文字)
【背景技術】
【0002】
メモリシステムと、メモリシステムに接続されるホストと、を含む情報処理システムが知られている。メモリシステムは、半導体記憶装置としてのNANDメモリと、半導体記憶装置を制御するメモリコントローラと、を含む。また情報処理システムは、BIOS(Basic Input/Output System)を起動し、ブートローダを起動し、その後OS(Operating System)を起動する。
【先行技術文献】
【特許文献】
【0003】
米国特許第7606944号明細書
米国特許第7152142号明細書
米国特許第10936251号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
起動時に、起動に適したパラメータで動作するメモリシステムを提供する。
【課題を解決するための手段】
【0005】
上記課題を達成するために、実施形態のメモリシステムは、不揮発性メモリと、前記不揮発性メモリを制御するメモリコントローラとを備える。前記不揮発性メモリは複数のプロファイル情報を含む。前記複数のプロファイル情報のそれぞれはパラメータを含む。前記メモリコントローラは、ホストが起動シーケンスを開始すると、前記起動シーケンスの第1の期間で、前記複数のプロファイル情報のうちの第1のプロファイル情報に基づいて前記不揮発性メモリを制御する。前記第1のプロファイル情報は、前記第1の期間で前記不揮発性メモリを制御する際に参照するパラメータを含む。
【図面の簡単な説明】
【0006】
実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。
実施形態に係るメモリシステムで用いられるプロファイルテーブルの一例を示す図。
実施形態に係るメモリシステムを含む情報処理システムの、プロファイル番号0、プロファイル番号1、およびプロファイル番号Nのプロファイル情報を適用した時の構成を説明するブロック図。
実施形態に係るメモリシステムを含む情報処理システムの、プロファイルテーブル設定処理時の処理手順を示す図。
実施形態に係るメモリシステムを含む情報処理システムの、ブート処理A時の処理手順を示す図。
実施形態に係るメモリシステムを含む情報処理システムの、ブート処理B時の処理手順を示す図。
実施形態に係るメモリシステムを含む情報処理システムの、ポストブート処理時の処理手順を示す図。
【発明を実施するための形態】
【0007】
図1は、本発明の実施形態に係るメモリシステムを含む情報処理システム1の構成例を示すブロック図である。情報処理システム1はホストデバイス2(以下、ホスト2と称する)とメモリシステム3とを含む。
【0008】
ホスト2は、メモリシステム3の外部の情報処理装置である。ホスト2はパーソナルコンピュータやサーバ、携帯電話、撮像装置であってもよいし、タブレット、スマートフォンなどの携帯端末であってもよいし、カーナビゲーションシステムなどの車載端末であってもよい。
【0009】
メモリシステム3は、例えば不揮発性メモリからデータを読み出すように構成されたストレージデバイスである。メモリシステムは、例えば、SSD(Solid State Drive)として実現され得る。あるいは、メモリシステムは、ハードディスクドライブ(HDD)やメモリカードとして実現されてもよい。ここでは、ホスト2にケーブルまたはネットワークを介してメモリシステム3が接続されている例について説明するが、メモリシステム3は、ホスト2に内蔵されてもよい。
【0010】
メモリシステム3は、メモリコントローラ4、およびNANDメモリ5を備える。NANDメモリ5は、半導体記憶装置の一例である。半導体記憶装置は、データを不揮発に保存する不揮発性メモリの一例である。NANDメモリ5は、例えばNAND型フラッシュメモリである。NAND型フラッシュメモリは、複数のブロックを含む。複数のブロックのそれぞれは、複数のメモリセルを含む。ブロックはデータの消去単位である。ブロックは複数のページを含む。ページはデータの読み出しおよび書き込み単位である。
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
他の特許を見る