特許ウォッチ

公開番号2025020234
公報種別公開特許公報(A)
公開日2025-02-12
出願番号2024189689,2023175809
出願日2024-10-29,2013-09-06
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 19/28 20060101AFI20250204BHJP(情報記憶)
要約【課題】トランジスタの特性変化を抑制するとともに、トランジスタのW/Lを大きくす
ることなく、出力信号を急峻に変化させることができる半導体装置を提供する。
【解決手段】低電位が供給された配線と出力端子との間に二つのトランジスタを並列に接
続する。そして、低電位を出力端子から出力する場合、二つのトランジスタの双方をオン
にした後、一方のトランジスタをオフにする。こうして、トランジスタの特性変化を抑制
することができるとともに、トランジスタのW/Lを大きくすることなく、出力信号を急
峻に変化させることができる。
【選択図】図1
特許請求の範囲【請求項１】
第１乃至第７のトランジスタと、第１乃至第４のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、出力信号線と常に導通し、
前記第１のトランジスタのソース及びドレインの他方は、第１のクロック信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの他方は、第１の電源線と常に導通し、
前記第３のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第４のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第４のトランジスタのソース及びドレインの他方は、第１の信号線と常に導通し、
前記第４のトランジスタのゲートは、第２のクロック信号線と常に導通し、
前記第５のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第５のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第５のトランジスタのゲートは、第２の信号線と常に導通し、
前記第６のトランジスタのソース及びドレインの一方は、前記第１の電源線と常に導通し、
前記第６のトランジスタのソース及びドレインの他方は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと常に導通し、
前記第７のトランジスタのソース及びドレインの他方は、第２の電源線と常に導通し、
前記第７のトランジスタのゲートは、前記第２の電源線と常に導通し、
前記第１のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第１のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第２のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第２のスイッチの第２の端子は、前記第２の信号線と常に導通し、
前記第３のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第３のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第４のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第４のスイッチの第２の端子は、前記第２の信号線と常に導通している半導体装置。
続きを表示（約 2,400 文字）【請求項２】
第１乃至第７のトランジスタと、第１乃至第４のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、出力信号線と常に導通し、
前記第１のトランジスタのソース及びドレインの他方は、第１のクロック信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの他方は、第１の電源線と常に導通し、
前記第３のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第４のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第４のトランジスタのソース及びドレインの他方は、第１の信号線と常に導通し、
前記第４のトランジスタのゲートは、第２のクロック信号線と常に導通し、
前記第５のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第５のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第５のトランジスタのゲートは、第２の信号線と常に導通し、
前記第６のトランジスタのソース及びドレインの一方は、前記第１の電源線と常に導通し、
前記第６のトランジスタのソース及びドレインの他方は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと常に導通し、
前記第７のトランジスタのソース及びドレインの他方は、第２の電源線と常に導通し、
前記第７のトランジスタのゲートは、前記第２の電源線と常に導通し、
前記第１のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第１のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第２のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第２のスイッチの第２の端子は、前記第２の信号線と常に導通し、
前記第３のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第３のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第４のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第４のスイッチの第２の端子は、前記第２の信号線と常に導通し、
前記第１乃至第７のトランジスタの少なくとも一は、チャネル形成領域に酸化物半導体を有する半導体装置。
【請求項３】
第１乃至第７のトランジスタと、第１乃至第４のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、出力信号線と常に導通し、
前記第１のトランジスタのソース及びドレインの他方は、第１のクロック信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第２のトランジスタのソース及びドレインの他方は、第１の電源線と常に導通し、
前記第３のトランジスタのソース及びドレインの一方は、前記出力信号線と常に導通し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第４のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第４のトランジスタのソース及びドレインの他方は、第１の信号線と常に導通し、
前記第４のトランジスタのゲートは、第２のクロック信号線と常に導通し、
前記第５のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第５のトランジスタのソース及びドレインの他方は、前記第１の電源線と常に導通し、
前記第５のトランジスタのゲートは、第２の信号線と常に導通し、
前記第６のトランジスタのソース及びドレインの一方は、前記第１の電源線と常に導通し、
前記第６のトランジスタのソース及びドレインの他方は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと常に導通し、
前記第７のトランジスタのソース及びドレインの他方は、第２の電源線と常に導通し、
前記第７のトランジスタのゲートは、前記第２の電源線と常に導通し、
前記第１のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第１のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第２のスイッチの第１の端子は、前記第２のトランジスタのゲートと常に導通し、
前記第２のスイッチの第２の端子は、前記第２の信号線と常に導通し、
前記第３のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第３のスイッチの第２の端子は、前記第７のトランジスタのソース及びドレインの一方と常に導通し、
前記第４のスイッチの第１の端子は、前記第３のトランジスタのゲートと常に導通し、
前記第４のスイッチの第２の端子は、前記第２の信号線と常に導通し、
前記第１乃至第７のトランジスタの少なくとも一は、チャネル形成領域に酸化物半導体を有し、
前記酸化物半導体は、酸化インジウムである半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置、及び該半導体装置を有する表示装置に関する。特に、順
序回路、及び該順序回路を有するシフトレジスタ等の半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
近年、同じ極性のトランジスタで構成される順序回路の開発が活発に進められている。特
に、特許文献１には、トランジスタの特性変化を抑制することができる順序回路が開示さ
れている。
【０００３】
図１７（Ａ）は、従来の順序回路の構成を示す。従来の順序回路は、トランジスタＴ１３
と、並列に接続されたトランジスタＴ１４及びトランジスタＴ１５と、を有する。従来の
順序回路では、トランジスタＴ１３がオンになり、トランジスタＴ１４及びトランジスタ
Ｔ１５がオフになることで、第１クロック信号Ｃ１を出力している。第１クロック信号Ｃ
１がハイレベルであれば、第１スキャン信号Ｖｇ１がハイレベルになる（図１７（Ｂ）参
照）。そして、奇数フレームでは、トランジスタＴ１３がオフになり、トランジスタＴ１
４がオンになり、トランジスタＴ１５がオフになることで、第１供給電圧ＶＳＳを出力し
ている（図１７（Ｃ）参照）。また、偶数フレームでは、トランジスタＴ１３がオフにな
り、トランジスタＴ１４がオフになり、トランジスタＴ１５がオンになることで、第１供
給電圧ＶＳＳを出力している（図１７（Ｄ）参照）。このように、奇数フレームではトラ
ンジスタＴ１５をオフにし、偶数フレームではトランジスタＴ１４をオフにすることで、
トランジスタＴ１４及びトランジスタＴ１５の特性変化が抑制される。
【先行技術文献】
【特許文献】
【０００４】
特開２００７－００４１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の順序回路では、並列に接続された二つのトランジスタの一方をオフ
にし、他方のトランジスタのみを駆動させるため、並列に接続された二つのトランジスタ
のそれぞれに十分な駆動能力が求められる。よって、トランジスタのＷ（Ｗはチャネル幅
）／Ｌ（Ｌはチャネル長）が大きくなるといった問題があった。また、トランジスタのＷ
／Ｌが十分に大きくなければ、出力信号の変化がゆるやかになり、出力信号に遅延やなま
りが生じるといった問題があった。
【０００６】
そこで、本発明の一態様は、トランジスタの特性変化を抑制するとともに、トランジスタ
のＷ／Ｌを大きくすることなく、出力信号を急峻に変化させることができる半導体装置を
提供することを課題の一とする。また、本発明の一態様は、新規の回路構成を含む半導体
装置を提供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を
妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はな
いものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
【課題を解決するための手段】
【０００７】
本発明の一態様は、ソース又はドレインの一方に第１の信号が入力された第１のトランジ
スタと、ソース又はドレインの一方に第１の電位が入力され、ソース又はドレインの他方
が第１のトランジスタのソース又はドレインの他方と電気的に接続された第２のトランジ
スタと、ソース又はドレインの一方が第２のトランジスタのソース又はドレインの一方と
電気的に接続され、ソース又はドレインの他方が第１のトランジスタのソース又はドレイ
ンの他方と電気的に接続された第３のトランジスタと、第１のトランジスタ、第２のトラ
ンジスタ及び第３のトランジスタのオン又はオフを制御する手段と、を有する半導体装置
の駆動方法である。そして、当該半導体装置は、第１の信号を第１のトランジスタを介し
て出力する第１のステップと、第１の電位を第２のトランジスタ及び第３のトランジスタ
を介して出力する第２のステップと、第１の電位を第２のトランジスタを介して出力する
第３のステップと、を有する第１の期間と、第１の信号を第１のトランジスタを介して出
力する第４のステップと、第１の電位を第２のトランジスタ及び第３のトランジスタを介
して出力する第５のステップと、第１の電位を第３のトランジスタを介して出力する第６
のステップと、を有する第２の期間と、を順に繰り返す。
【０００８】
上記本発明の一態様は、第１の期間において、第１のステップ、第２のステップ及び第３
のステップのそれぞれを２回以上行い、第２の期間において、第４のステップ、第５のス
テップ及び第６のステップのそれぞれを２回以上行ってもよい。また、上記本発明の一態
様は、第２のトランジスタのチャネル幅は、第３のトランジスタのチャネル幅の９０％以
上、１１０％以下であってもよい。また、上記本発明の一態様において、第１のトランジ
スタのチャネル幅は、第２のトランジスタのチャネル幅よりも大きく、且つ第３のトラン
ジスタのチャネル幅よりも大きくてもよい。
【０００９】
本発明の一態様は、ソース又はドレインの一方が第１の配線と電気的に接続され、ソース
又はドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース又
はドレインの一方が第１の配線と電気的に接続され、ソース又はドレインの他方が第２の
配線と電気的に接続された第２のトランジスタと、第１の端子が第１のトランジスタのゲ
ートと電気的に接続された第１のスイッチと、第１の端子が第２のトランジスタのゲート
と電気的に接続され、第２の端子が第１のスイッチの第２の端子と電気的に接続された第
２のスイッチと、第１の端子が第３の配線と電気的に接続され、第２の端子が第１のトラ
ンジスタのゲートと電気的に接続された第３のスイッチと、第１の端子が第３の配線と電
気的に接続され、第２の端子が第２のトランジスタのゲートと電気的に接続された第４の
スイッチと、を有することを特徴とする半導体装置である。
【００１０】
上記本発明の一態様は、ソース又はドレインの一方が第４の配線と接続され、ソース又は
ドレインの他方が第１のスイッチの第２の端子と接続され、ゲートが第４の配線と接続さ
れた第３のトランジスタと、ソース又はドレインの一方が第２の配線と接続され、ソース
又はドレインの他方が第１のスイッチの第２の端子と接続された第４のトランジスタと、
を有していてもよい。また、上記本発明の一態様は、第１のスイッチ及び第４のスイッチ
がオンであり、第２のスイッチ及び第３のスイッチがオフである第１の期間と、第１のス
イッチ及び第４のスイッチがオフであり、第２のスイッチ及び第３のスイッチがオンであ
る第２の期間と、を有していてもよい。
【発明の効果】
（【００１１】以降は省略されています）

関連特許