特許ウォッチ

公開番号2025034181
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023140408
出願日2023-08-30
発明の名称メモリシステム及びメモリデバイス
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 11/56 20060101AFI20250306BHJP(情報記憶)
要約【課題】高い性能及び高い信頼性のメモリシステムを提供する。
【解決手段】実施形態のメモリシステムは、メモリとメモリコントローラとを備える。メモリは、メモリセルと、第1の書き込み動作によってnビットの第1のデータをメモリセルに書き込み、第1のデータを含むmビットの第2のデータを第2の書き込み動作によってメモリセルに書き込む制御回路と、を含む。メモリコントローラは、メモリに第1の書き込み動作の実行を命令し、メモリセル内の第1のデータの信頼性に関する指標に基づいて、第2の書き込み動作に用いられる第2のデータに含まれる第1のデータを、メモリ内で準備する第1の方式、又は、メモリの外部で準備する第2の方式、を用いて準備するかを選択し、選択された方式で準備された第1のデータを含む第2のデータに対する第2の書き込み動作の実行を、命令する。
【選択図】図16
特許請求の範囲【請求項１】
データを不揮発に記憶するように構成されたメモリセルと、
第１の書き込み動作によってｎ（ｎは１以上の実数）ビットの第１のデータを前記メモリセルに書き込み、前記第１のデータを含むｍビット（ｍはｎより大きい実数）の第２のデータを第２の書き込み動作によって前記メモリセルに書き込む、ように構成された制御回路と、
を含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、
前記不揮発性メモリに前記第１の書き込み動作の実行を命令し、
前記メモリセルに書き込まれた前記第１のデータの信頼性に関する指標に基づいて、前記第２の書き込み動作に用いられる前記第２のデータに含まれる前記第１のデータを、前記不揮発性メモリ内で準備する第１の方式、又は、前記不揮発性メモリの外部で準備する第２の方式のどちらを用いて準備するかを選択し、
選択された前記第１の方式又は前記第２の方式のうちいずれか一方を用いて前記第２のデータに含まれる前記第１のデータを準備し、
前記不揮発性メモリに、前記選択された方式で準備された第１のデータを含む前記第２のデータに対する前記第２の書き込み動作の実行を命令する、
ように構成されたメモリコントローラと、
を具備するメモリシステム。
続きを表示（約 1,900 文字）【請求項２】
前記指標は、前記メモリセルに対する前記第１の書き込み動作の完了からの経過時間であり、
前記メモリコントローラは、
前記経過時間が第１の閾値以下である場合、前記第１の方式を選択し、
前記経過時間が前記第１の閾値より長い場合、前記第２の方式を選択する、
請求項１に記載のメモリシステム。
【請求項３】
第１のメモリと、
時刻を計測するクロックと、をさらに具備し、
前記メモリコントローラは、
複数のアドレスと、前記複数のアドレスでそれぞれ指定される複数の前記メモリセルのそれぞれにおける前記第１の書き込み動作に関する第１の時刻と、を保持する第１の管理テーブルを前記第１のメモリに記憶させ、
前記第２の書き込み動作に関する第２の時刻と前記第１の時刻との差分値が第２の閾値以下である場合、前記第１の方式を選択し、
前記差分値が前記第２の閾値より大きい場合、前記第２の方式を選択する、
請求項１に記載のメモリシステム。
【請求項４】
前記不揮発性メモリの温度を計測する温度センサをさらに具備し、
前記メモリコントローラは、前記温度センサの計測結果に基づいて、前記第２の閾値を調整する、
請求項３に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、
前記第１の書き込み動作が実行された際の前記不揮発性メモリの温度として前記温度センサが計測した第１の温度が第３の閾値より高い場合の前記第２の閾値を、前記第１の温度が前記第３の閾値以下である場合の前記第２の閾値よりも小さくし、又は、
前記第１の温度が前記第３の閾値より低い第４の閾値より低い場合の前記第２の閾値を、前記第１の温度が前記第４の閾値以上である場合の前記第２の閾値よりも小さくする、
請求項４に記載のメモリシステム。
【請求項６】
前記メモリコントローラは、
前記第１の書き込み動作が実行された際の前記不揮発性メモリの温度として前記温度センサが計測した第１の温度と、前記第２の書き込み動作が実行される際の前記不揮発性メモリの温度として前記温度センサが計測した第２の温度と、の温度差を取得し、
前記温度差が第５の閾値より大きい場合の前記第２の閾値を、前記温度差が前記第５の閾値以下である場合の前記第２の閾値よりも小さくする、
請求項４に記載のメモリシステム。
【請求項７】
前記メモリコントローラは、
前記メモリセルに対する消去動作の回数を管理し、
前記回数が第６の閾値より大きい場合の前記第２の閾値を、前記回数が前記第６の閾値以下である場合の前記第２の閾値よりも小さくする、
請求項３に記載のメモリシステム。
【請求項８】
前記指標は、第１の期間におけるホストからのデータのスループットであり、
前記メモリコントローラは、
前記スループットが第７の閾値より大きい場合、前記第１の期間の後の第２の期間において、前記第１の方式を選択し、
前記スループットが前記第７の閾値以下である場合、前記第２の期間において、前記第２の方式を選択する、
請求項１に記載のメモリシステム。
【請求項９】
前記指標は、第１の期間における前記不揮発性メモリへの書き込みデータのスループットであり、
前記メモリコントローラは、
前記スループットが第８の閾値より大きい場合、前記第１の期間の後の第２の期間において、前記第１の方式を選択し、
前記スループットが前記第８の閾値以下である場合、前記第２の期間において、前記第２の方式を選択する、
請求項１に記載のメモリシステム。
【請求項１０】
前記メモリコントローラは、
ホストからの第１のコマンドで指定される第１の書き込みデータのサイズが第９の閾値より大きく、且つ、第２のコマンドで指定される第２の書き込みデータに関連付けられた論理アドレスと、前記第１の書き込みデータに関連付けられた論理アドレスとが連続している場合、前記第１の方式を選択し、
前記第１の書き込みデータのサイズが前記第９の閾値以下である場合、又は、前記第２の書き込みデータに関連付けられた論理アドレスと、前記第１の書き込みデータに関連付けられた論理アドレスとが連続していない場合、前記指標に基づいて、前記第１の方式又は前記第２の方式のうちいずれか一方を選択する、
請求項１に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステム及びメモリデバイスに関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
メモリシステムとして、メモリコントローラとメモリデバイスとを備えるＳＳＤ（solid state drive）が知られている。メモリデバイスは、例えば、不揮発性メモリである。不揮発性メモリは、例えば、ＮＡＮＤ型フラッシュメモリである。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１１，４３７，１０４号明細書
米国特許出願公開第２０２０／０００４４４６号明細書
米国特許第１１，４２９，５３８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態は、高い性能及び高い信頼性のメモリシステムを提供する。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、不揮発性メモリと、不揮発性メモリに電気的に接続されメモリコントローラと、を具備する。不揮発性メモリは、データを不揮発に記憶するように構成されたメモリセルと、第１の書き込み動作によってｎ（ｎは１以上の実数）ビットの第１のデータをメモリセルに書き込み、第１のデータを含むｍビット（ｍはｎより大きい実数）の第２のデータを第２の書き込み動作によってメモリセルに書き込む、ように構成された制御回路と、を含む。メモリコントローラは、不揮発性メモリに第１の書き込み動作の実行を命令し、メモリセルに書き込まれた第１のデータの信頼性に関する指標に基づいて、第２の書き込み動作に用いられる第２のデータに含まれる第１のデータを、不揮発性メモリ内で準備する第１の方式、又は、不揮発性メモリの外部で準備する第２の方式のどちらを用いて準備するかを選択し、選択された第１の方式又は第２の方式のうちいずれか一方を用いて第２のデータに含まれる第１のデータを準備し、不揮発性メモリに、選択された方式で準備された第１のデータを含む第２のデータに対する第２の書き込み動作の実行を命令する、ように構成される。
【図面の簡単な説明】
【０００６】
第１の実施形態のメモリシステムの構成例を示すブロック図。
第１の実施形態にかかる不揮発性メモリの構成例を示すブロック図。
第１の実施形態にかかる不揮発性メモリのメモリセルアレイの回路図。
第１の実施形態にかかるメモリセルの閾値電圧とデータとの関係の一例を示す図。
第１の実施形態のメモリシステムにおける、書き込み管理回路の構成例を示すブロック図。
第１の実施形態のメモリシステムにおける、管理テーブルの構成例を示す図。
第１の実施形態のメモリシステムにおける、第１の書き込み動作の動作例を示す図。
第１の実施形態のメモリシステムにおける、第２の書き込み動作の動作例を示す図。
第１の実施形態のメモリシステムにおける、書き込み動作の動作例を示す図。
第１の実施形態のメモリシステムにおける、書き込み動作の動作例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、書き込み動作の別な動作例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、書き込み動作のさらに別な動作例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、第１の書き込み動作のコマンドシーケンスの例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、第２の書き込み動作のコマンドシーケンスの例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、第２の書き込み動作のコマンドシーケンスの別な例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、第２の書き込み動作のコマンドシーケンスのさらに別な例を示すシーケンス図。
第１の実施形態のメモリシステムにおける、書き込み動作の動作例を示すフローチャート。
第１の実施形態のメモリシステムにおける、第１の書き込み動作の動作例を示すフローチャート。
第１の実施形態のメモリシステムにおける、第１の書き込み動作の動作例を示す図。
第１の実施形態のメモリシステムにおける、第２の書き込み動作の動作例を示すフローチャート。
第１の実施形態のメモリシステムにおける、第２の書き込み動作の動作例を示す図。
第１の実施形態のメモリシステムの変形例１の構成例を示すブロック図。
第１の実施形態のメモリシステムの変形例２の構成例を示す図。
第１の実施形態のメモリシステムの変形例３の構成例を示すブロック図。
第２の実施形態のメモリシステムの構成例を示すブロック図。
第２の実施形態のメモリシステムにおける、書き込み動作の動作例を示すフローチャート。
第２の実施形態のメモリシステムにおける、書き込み動作の動作例を示す図。
第２の実施形態のメモリシステムの変形例１の構成例を示すブロック図。
第２の実施形態のメモリシステムの変形例における、書き込み動作の動作例を示す図。
第２の実施形態のメモリシステムの変形例２の構成例を示すブロック図。
第２の実施形態のメモリシステムの変形例２における、書き込み動作の動作例を示すフローチャート。
第３の実施形態のメモリシステムの構成例を示すブロック図。
第３の実施形態のメモリシステムにおける、書き込み動作の動作例を示すフローチャート。
第３の実施形態のメモリシステムの変形例における、書き込み動作の動作例を示すフローチャート。
第４の実施形態のメモリシステムの構成例を示すブロック図。
第４の実施形態のメモリシステムにおける、書き込み動作の動作例を示す図。
第５の実施形態のメモリシステムの構成例を示すブロック図。
第５の実施形態のメモリシステムにおける、書き込み動作の動作例を示すフローチャート。
【発明を実施するための形態】
【０００７】
図１乃至図３７を参照して、実施形態のメモリシステムについて、説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。また、以下の各実施形態において、構成要素（例えば、回路、配線、各種の電圧及び信号など）の参照符号の末尾に区別化のための数字／英字が用いられる場合がある。構成要素が相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。
【０００８】
（実施形態）
（１）第１の実施形態
図１乃至図２３を参照して、第１の実施形態のメモリシステムについて、説明する。
【０００９】
（ａ）構成例
（ａ－１）情報処理システム
図１に示されるように、情報処理システム９は、メモリシステム１及びホスト２を含む。
【００１０】
メモリシステム１は、データを記憶するデバイスである。メモリシステム１は、例えば、ＳＳＤ（solid state drive）、ＵＦＳ（Universal Flash Storage）デバイス、ＵＳＢ（Universal Serial Bus）メモリ、ＭＭＣ（Multi-Media Card）、又はＳＤ
ＴＭ
カードである。メモリシステム１は、ホストバスＨＢＳを介してホスト２に接続可能である。メモリシステム１は、ホスト２から受信した要求（コマンド又はホストコマンド）又はメモリシステム１の内部で生成された自発的な処理要求に基づく処理を行う。
（【００１１】以降は省略されています）

関連特許