特許ウォッチ

公開番号2025010762
公報種別公開特許公報(A)
公開日2025-01-23
出願番号2023112947
出願日2023-07-10
発明の名称磁気メモリ及びメモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 11/16 20060101AFI20250116BHJP(情報記憶)
要約【課題】エラービット数の少ない磁気メモリを提供する。
【解決手段】磁気メモリによるデータ読出しのフローは、データラッチ31中の仮読出しデータの第1位ビットにおいて仮の値をセットすることと、全読出し対象メモリセルについての仮読出しデータの取得が完了していない場合、磁壁をシフトして次の読出し対象メモリセルを読出し位置に移動することと、メモリセル間の磁壁の有無を判断することと、仮読出しデータの第1位ビットにおいて、第2位ビットと同じ値をセットすることと、磁壁が検知される場合、仮読出しデータのビットを上位ビット側に1ビットシフトすることと、前記第1位ビットにおいて、第2位ビットの値と逆の値をセットすることと、磁化情報を使用して、検知した磁壁の変化のタイプに基づく値で磁化情報ラッチの値を更新することとを、含み、読出し対象メモリセル全てについて仮読出しデータの取得が完了している場合、磁化解決を行う。
【選択図】図15
特許請求の範囲【請求項１】
第１方向に延び、前記第１方向に並ぶ複数の部分を含んだ磁性体と、
前記複数の部分のうちの隣り合う各２つの間の磁壁の有無を示す第１情報、及び前記各２つの磁化状態の組合せに基づく第２情報を出力する第１回路と、
前記複数の部分にそれぞれ対応する複数の第１ビットを記憶する第１記憶回路であって、前記複数の第１ビットの最上位ビットは、前記複数の部分のうちの対応する１つの磁化状態によらない値を有し、前記複数の第１ビットの各々は、前記第１情報に基づく値を有する、第１記憶回路と、
第２ビットにおいて前記第２情報を記憶する第２記憶回路と、
前記複数の第１ビットの最下位ビットの値と、前記第２記憶回路に記憶されている前記第２情報の値とが一致する場合、前記複数の第１ビットを前記第１記憶回路から出力させ、前記最下位ビットの値と前記第２記憶回路に記憶されている前記第２情報の値とが異なる場合、各ビットにおいて前記複数の第１ビットの値と反対の値を有する複数の第３ビットを前記第１記憶回路から出力させる第２回路と、
を備える磁気メモリ。
続きを表示（約 2,000 文字）【請求項２】
前記複数の第１ビットの各々は、前記複数の部分のうちの対応する１つの部分と、前記対応する１つの部分に前記第１方向の側で並ぶ隣接部分との間で磁化状態が同じであると判断される場合に、前記複数の第１ビットのうちの前記最上位ビットの側に並ぶ隣接ビットの値と同じ値を有し、前記対応する１つの部分と前記隣接部分と間での磁化状態が異なると判断される場合に、前記隣接ビットの値と異なる値を有する、
請求項１に記載の磁気メモリ。
【請求項３】
前記第１記憶回路は、前記第１情報を受け取る度に、前記複数の第１ビットの各々の値を隣のビットに移動し、前記複数の第１ビットの前記最下位ビットにおいて、前記受け取られた第１情報に基づく値を記憶する、
請求項２に記載の磁気メモリ。
【請求項４】
前記第２情報は、前記複数の部分のうちの第１部分が第１磁化状態を有するとともに前記複数の部分の中の磁壁が前記第１方向に移動する前の前記第１部分が第２磁化状態を有する場合に第１値を有し、前記第１部分が前記第２磁化状態を有するとともに前記磁壁の前記移動の前の前記第１部分が前記第１磁化状態を有する場合に第２値を有する、
請求項１に記載の磁気メモリ。
【請求項５】
前記第１磁化状態は、第２方向を向く磁化の状態であり、
前記第２磁化状態は、第３方向を向く磁化の状態であり、
前記第３方向は、前記第２方向と異なる、
請求項４に記載の磁気メモリ。
【請求項６】
前記複数の部分の中の磁壁が前記第１方向に移動する度に、前記第１回路は、前記複数の部分のうちの第１部分の磁化状態と、前記磁壁の前記移動の前の前記第１部分の磁化状態とに基づいて前記第１情報を次々と出力するとともに前記第２情報を次々と出力する、
請求項１に記載の磁気メモリ。
【請求項７】
前記第２記憶回路は、前記第２情報を受け取る度に、前記第２ビットの値を前記受け取られた第２情報で更新する、
請求項１に記載の磁気メモリ。
【請求項８】
前記磁気メモリは、複数の第４ビットを記憶する第３記憶回路をさらに備え、
前記第３記憶回路は、前記第１情報を受け取る度に、前記複数の第４ビットの各々の値を隣のビットに移動し、前記複数の第４ビットの最下位ビットにおいて、前記受け取られた第１情報に基づく値を記憶し、
前記第１情報は、磁壁があると判断される場合に第３値を有し、
前記第２記憶回路は、複数の第５ビットを記憶し、
前記第２記憶回路は、前記第２情報を受け取る度に、前記複数の第５ビットの各々の値を隣のビットに移動し、前記複数の第５ビットの最下位ビットにおいて、前記受け取られた第２情報に基づく値を記憶し、
前記第２ビットは、前記複数の第４ビットのうちで前記第３値を有する最下位ビットと同位のビットである、
請求項１に記載の磁気メモリ。
【請求項９】
第１方向に延び、前記第１方向に並ぶ複数の部分を含んだ磁性体と、
前記複数の部分のうちの隣り合う各２つの間の磁壁の有無を示す第１情報、及び前記各２つの磁化状態の組合せに基づく第２情報を出力する第１回路と、
前記複数の部分にそれぞれ対応する複数の第１ビットを記憶する第１記憶回路であって、前記複数の第１ビットの最上位ビットは、前記複数の部分のうちの対応する１つの磁化状態によらない値を有し、前記複数の第１ビットの各々は、前記第１情報に基づく値を有する、第１記憶回路と、
第２ビットにおいて前記第２情報を記憶する第２記憶回路と、
前記複数の第１ビットの最下位ビットの値と、前記第２記憶回路に記憶されている前記第２情報の値とが一致する場合、前記複数の第１ビットを前記第１記憶回路から出力させ、前記最下位ビットの値と前記第２記憶回路に記憶されている前記第２情報の値とが異なる場合、各ビットにおいて前記複数の第１ビットの値と反対の値を有する複数の第３ビットを前記第１記憶回路から出力させる第２回路と、
を備えるメモリシステム。
【請求項１０】
前記複数の第１ビットの各々は、前記複数の部分のうちの対応する１つの部分と、前記対応する１つの部分に前記第１方向の側で並ぶ隣接部分との間で磁化状態が同じであると判断される場合に、前記複数の第１ビットのうちの前記最上位ビットの側に並ぶ隣接ビットの値と同じ値を有し、前記対応する１つの部分と前記隣接部分と間での磁化状態が異なると判断される場合に、前記隣接ビットの値と異なる値を有する、
請求項９に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、概して、磁気メモリ及びメモリシステムに関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
メモリとメモリコントローラを含んだメモリシステムが知られている。メモリの例は、磁性体を用いた磁気メモリを含む。メモリシステムは、正確にデータを記憶及び出力できることを求められる。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／０１０１９０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
エラービット数の少ない磁気メモリ及びメモリシステムを提供しようとするものである。
【課題を解決するための手段】
【０００５】
一実施形態による磁気メモリは、磁性体と、第１回路と、第１記憶回路と、第２記憶回路と、第２回路と、を含む。上記磁性体は、第１方向に延び、上記第１方向に並ぶ複数の部分を含む。上記第１回路は、上記複数の部分のうちの隣り合う各２つの間の磁壁の有無を示す第１情報、及び上記各２つの磁化状態の組合せに基づく第２情報を出力する。上記第１記憶回路は、上記複数の部分にそれぞれ対応する複数の第１ビットを記憶する。上記複数の第１ビットの最上位ビットは、上記複数の部分のうちの対応する１つの磁化状態によらない値を有する。上記複数の第１ビットの各々は、上記第１情報に基づく値を有する。上記第２記憶回路は、第２ビットにおいて上記第２情報を記憶する。上記第２回路は、上記複数の第１ビットの最下位ビットの値と、上記第２記憶回路に記憶されている上記第２情報の値とが一致する場合、上記複数の第１ビットを上記第１記憶回路から出力させ、上記最下位ビットの値と上記第２記憶回路に記憶されている上記第２情報の値とが異なる場合、各ビットにおいて上記複数の第１ビットの値と反対の値を有する複数の第３ビットを上記第１記憶回路から出力させる。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態のメモリシステムを含んだ情報処理システムの機能ブロックの例を示す。
図２は、第１実施形態のメモリシステムの機能ブロックの例を示す。
図３は、第１実施形態のメモリシステムの磁気メモリの機能ブロックの例を示す。
図４は、第１実施形態のメモリシステムのメモリセルアレイの構成要素の例を示す。
図５は、第１実施形態のメモリシステムのメモリセルアレイの一部の構造の例を示す。
図６は、第１実施形態のメモリシステムの磁性体及び積層体の構造の例を示す。
図７は、第１実施形態のメモリシステムの読出し回路の構成要素の例を示す。
図８は、第１実施形態のメモリシステムの磁気メモリによるデータ書込みのフローを示す。
図９は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１０は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１１は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１２は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１３は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１４は、第１実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図１５は、第１実施形態のメモリシステムの磁気メモリによるデータ読出しのフローを示す。
図１６は、第１実施形態のメモリシステムによるデータ読出しのフローを示す。
図１７は、単位磁化の磁化状態の意図しない反転を示す。
図１８は、第２実施形態のメモリシステムのメモリコントローラの機能ブロックの例を示す。
図１９は、第２実施形態のメモリシステムの磁気メモリによるデータ読出しのフローを示す。
図２０は、第２実施形態のメモリシステムによるデータ読出しのフローを示す。
図２１は、第３実施形態のメモリシステムの磁気メモリの機能ブロックの例を示す。
図２２は、第３実施形態のメモリシステムでの動作の間の幾つかの要素の状態を示す。
図２３は、第３実施形態のメモリシステムの磁気メモリによるデータ読出しのフローを示す。
図２４は、第３実施形態のメモリシステムの磁気メモリによるデータ読出しのフローを示す。
図２５は、第３実施形態のメモリシステムによるデータ読出しのフローを示す。
図２６は、第３実施形態のメモリシステムによるデータ読出しのフローを示す。
図２７は、第３実施形態のメモリシステムにおける動作の間に生成されるデータの例を示す。
図２８は、第４実施形態のメモリシステムの磁気メモリによるデータ読出しのフローを示す。
図２９は、第４実施形態のメモリシステムによるデータ読出しのフローを示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。或る記述済みの実施形態に後続する実施形態では、記述済みの実施形態と異なる点が主に記述される。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合せたものとして実現されることが可能である。このため、各機能ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から記述される。
【０００９】
実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序で及び（又は）別のステップと並行して起こることが可能である。
【００１０】
本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
（【００１１】以降は省略されています）

関連特許