特許ウォッチ

公開番号2025007481
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023108910
出願日2023-06-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G11C 29/02 20060101AFI20250109BHJP(情報記憶)
要約【課題】高電圧を生成する昇圧回路を含む半導体装置にテスト動作を可能にする。
【解決手段】半導体装置11は、第1スイッチ回路19bを含む切替器19であって、第1スイッチ回路19bは、その第1端子から第2端子への向きに直列に接続されたMISトランジスタ27c及び27dを含む、切替器と、複数の昇圧電圧を電源電圧から生成可能な生成する昇圧回路13と、第1スイッチ回路19bの第2端子に接続された内部ライン36と、第1スイッチ回路19bの第1端子に外部ラインを介して接続される電極15と、昇圧回路13に接続され、電圧印加モードで第1スイッチ回路19bを導通にすると共に内部昇圧モード及びモニタモードで第1スイッチ回路19bを非導通にする第1レベルシフト回路21bと、第1スイッチ回路29bのMISトランジスタ27cのバックゲートにウエル電圧を提供するウエル電圧生成回路23を備える。
【選択図】図1
特許請求の範囲【請求項１】
内部昇圧モード、モニタモード、及び電圧印加モードを有する半導体装置であって、
１又は複数のスイッチ回路を含む切替器であって、前記スイッチ回路の各々は、第１端子及び第２端子、並びに前記第１端子から前記第２端子への向きに直列に接続された第１ＭＩＳトランジスタ及び第２ＭＩＳトランジスタを含み、前記第２ＭＩＳトランジスタのバックゲートは、直列接続された前記第１ＭＩＳトランジスタ及び前記第２ＭＩＳトランジスタの第１共有ノードに接続され、前記切替器は、前記スイッチ回路の１つとして第１スイッチ回路を含む、切替器と、
複数の昇圧電圧を電源電圧から生成可能な昇圧回路であって、複数の前記昇圧電圧は、第１昇圧電圧、及び１又は複数の中間昇圧電圧を含み、前記第１昇圧電圧は、前記昇圧回路の第１出力から提供され、前記第１昇圧電圧の絶対値は前記中間昇圧電圧の絶対値より大きく、前記電源電圧の絶対値は、前記第１昇圧電圧の前記絶対値及び前記中間昇圧電圧の前記絶対値より小さい、昇圧回路と、
前記第１スイッチ回路の前記第２端子に接続された内部ラインと、
前記昇圧回路の前記第１出力に第１ラインを介して接続され、前記第１スイッチ回路の前記第１ＭＩＳトランジスタのゲートに前記電圧印加モードにおいて前記中間昇圧電圧を供給すると共に前記内部昇圧モード及び前記モニタモードにおいて前記第１昇圧電圧を供給するように構成された第１レベルシフト回路と、
前記昇圧回路に接続されると共に、前記第１スイッチ回路の前記第１ＭＩＳトランジスタのバックゲートにウエルラインを介してウエル電圧を提供するように構成された出力を有するウエル電圧生成回路と、
外部ラインに接続された電極と、
前記中間昇圧電圧を受けるように構成されたゲート、前記第１スイッチ回路の前記第１端子に接続されたバックゲート及びソース、並びに前記外部ラインに接続されたドレインを有する第３ＭＩＳトランジスタと、
を備える、
半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記切替器は、前記スイッチ回路の１つとして第２スイッチ回路を含み、
前記第２スイッチ回路の前記第１端子は、前記第１ラインに接続され、
前記第２スイッチ回路の前記第２端子は、前記外部ラインに接続され、
前記半導体装置は、前記昇圧回路に接続され、前記第２スイッチ回路の前記第１ＭＩＳトランジスタのゲートに前記モニタモードにおいて前記中間昇圧電圧を供給すると共に前記内部昇圧モード及び前記電圧印加モードにおいて前記第１昇圧電圧を供給するように構成された第２レベルシフト回路を更に備える、
請求項１に記載された半導体装置。
【請求項３】
前記切替器は、前記スイッチ回路の１つとして第３スイッチ回路を含み、
前記第３スイッチ回路の前記第１端子は、前記第１ラインに接続され、
前記第３スイッチ回路の前記第２端子は、前記内部ラインに接続され、
前記半導体装置は、
前記昇圧回路に接続され、前記第３スイッチ回路の前記第１ＭＩＳトランジスタのゲートに前記内部昇圧モードにおいて前記中間昇圧電圧を供給すると共に、前記モニタモード及び前記電圧印加モードにおいて前記第１昇圧電圧を供給するように構成された第３レベルシフト回路を更に備える、
請求項１に記載された半導体装置。
【請求項４】
前記ウエル電圧生成回路の前記出力に接続されたバックゲート、前記中間昇圧電圧を受けるように構成されたソース、並びに前記第３ＭＩＳトランジスタの前記バックゲート及び前記ソースに接続されたゲート及びドレインを有する第４ＭＩＳトランジスタを含む緩和回路を
更に備える、
請求項３に記載された半導体装置。
【請求項５】
前記第１スイッチ回路の前記第１共有ノードに接続された第１緩和回路を更に備え、
前記第１緩和回路は、前記ウエル電圧生成回路の前記出力に接続されたバックゲート、前記中間昇圧電圧を受けるように構成されたソース、並びに前記第１スイッチ回路の前記第１共有ノードに接続されたゲート及びドレインを有する第５ＭＩＳトランジスタを含む、
請求項１に記載された半導体装置。
【請求項６】
前記第２スイッチ回路の前記第１共有ノードに接続された第２緩和回路を更に備え、
前記第２緩和回路は、前記ウエル電圧生成回路の前記出力に接続されたバックゲート、前記中間昇圧電圧を受けるように構成されたソース、並びに前記第２スイッチ回路の前記第１共有ノードに接続されたゲート及びドレインを有する第６ＭＩＳトランジスタを含む、
請求項２に記載された半導体装置。
【請求項７】
前記第３スイッチ回路の前記第１共有ノードに接続された第３緩和回路を更に備え、
前記第３緩和回路は、前記ウエル電圧生成回路の前記出力に接続されたバックゲート、前記中間昇圧電圧を受けるように構成されたソース、並びに前記第３スイッチ回路の前記第１共有ノードに接続されたゲート及びドレインを有する第７ＭＩＳトランジスタを含む、
請求項３に記載された半導体装置。
【請求項８】
前記内部ラインに接続される電気的に書き換え不揮発性メモリを更に備える、
請求項１に記載された半導体装置。
【請求項９】
前記昇圧回路は、直列及び／又は並列に接続された複数のキャパシタ及び複数のＭＩＳトランジスタを含む、
請求項１に記載された半導体装置。
【請求項１０】
前記内部昇圧モード、前記モニタモード、及び前記電圧印加モードにおいて前記昇圧回路を動作させるように構成される制御回路を更に備える、
請求項１に記載された半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高電圧を生成する内部昇圧回路を含む半導体装置のテスト動作に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、フラッシュメモリ装置用多段階パルス発生回路を開示する。フラッシュメモリ装置用多段階パルス発生回路は、ポジティブチャージポンプ回路から発生する高電圧は固定させ、これと比較される基準電圧の電位を変化させることにより、回路構成を簡単化し且つ素子の面積を減少させる。
【先行技術文献】
【特許文献】
【０００３】
特開２０００－１５９２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気的に書き換え可能な不揮発性メモリは、書き換えのために、高電圧、具体的には、通常の半導体装置の動作電圧より高い電圧、を必要とする。この高電圧は、ユーザの使用環境においては、内部昇圧回路によって生成される。しかしながら、このような半導体装置の製造においては、製造者は、不揮発性メモリの電気的特性、及びチャージポンプといった内部昇圧回路の特性を検査することを行いたい。具体的には、内部昇圧回路の特性の検査は、チャージポンプの昇圧電圧を調べることを含み、不揮発性メモリの電気的特性は、チャージポンプを用いて、或いは外部から印加される電圧を用いて、不揮発性メモリの記憶内容を変更することを含む。
【０００５】
本発明は、高電圧を生成する昇圧回路を含む半導体装置においてテスト動作を可能にすることを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１態様に係る半導体装置は、内部昇圧モード、モニタモード、及び電圧印加モードを有する半導体装置であって、１又は複数のスイッチ回路を含む切替器であって、前記スイッチ回路の各々は、第１端子及び第２端子、並びに前記第１端子から前記第２端子への向きに直列に接続された第１ＭＩＳトランジスタ及び第２ＭＩＳトランジスタを含み、前記第２ＭＩＳトランジスタのバックゲートは、直列接続された前記第１ＭＩＳトランジスタ及び前記第２ＭＩＳトランジスタの第１共有ノードに接続され、前記切替器は、前記スイッチ回路の１つとして第１スイッチ回路を含む、切替器と、複数の昇圧電圧を電源電圧（ＶＤＣ１５）から生成可能な生成する昇圧回路であって、複数の前記昇圧電圧は、第１昇圧電圧（ＶＰＰ）、及び１又は複数の中間昇圧電圧を含み、前記第１昇圧電圧は、前記昇圧回路の第１出力から提供され、前記第１昇圧電圧（ＶＰＰ）の絶対値は前記中間昇圧電圧の絶対値より大きく、前記電源電圧（ＶＤＣ１５）の絶対値は、前記第１昇圧電圧（ＶＰＰ）の前記絶対値及び前記中間昇圧電圧の前記絶対値より小さい、昇圧回路と、前記第１スイッチ回路の前記第２端子に接続された内部ラインと、前記昇圧回路の前記第１端子に第１ラインを介して接続され、前記第１スイッチ回路の前記第１ＭＩＳトランジスタのゲートに前記電圧印加モードにおいて前記中間昇圧電圧を供給すると共に前記内部昇圧モード及び前記モニタモードにおいて前記第１昇圧電圧を供給するように構成された第１レベルシフト回路と、前記昇圧回路に接続されると共に、前記第１スイッチ回路の前記第１ＭＩＳトランジスタのバックゲートにウエルラインを介してウエル電圧を提供するように構成された出力を有するウエル電圧生成回路と、外部ラインに接続された電極と、前記中間昇圧電圧を受けるように構成されたゲート、前記第１スイッチ回路の前記第１端子に接続されたバックゲート及びソース、並びに前記外部ラインに接続されたドレインを有する第３ＭＩＳトランジスタと、を備える。
【発明の効果】
【０００７】
上記の態様によれば、高電圧を生成する昇圧回路を含む半導体装置においてテスト動作を可能にすることが提供される。
【図面の簡単な説明】
【０００８】
図１は、本実施形態に係る半導体装置を概略的に示すブロック図である。
図２は、本実施形態に係る半導体装置のスイッチ回路を示す図面である。
図３は、本実施形態に係る半導体装置のレベルシフターを示す図面である。
図４は、本実施形態に係る半導体装置のスイッチ回路の接続を概略的に示す図面である。
図５は、本実施形態に係る半導体装置の電圧印加モードにおける動作を概略的に示す図面である。
図６は、本実施形態に係る半導体装置のモニタモードにおける動作を概略的に示す図面である。
図７は、本実施形態に係る半導体装置の内部昇圧モードにおける動作を概略的に示す図面である。
図８は、本実施形態に係る半導体装置における回路接続を示す図面である。
図９は、本実施形態に係る半導体装置のスイッチ回路に類似の回路を示す図面である。
図１０は、５つの電位レベル、第１昇圧電圧ＶＰＰ、第２昇圧電圧ＶＰＰＭＨ、第３昇圧電圧ＶＰＰＭＬ、及び電源電圧ＶＤＣ１５、及び接地電位（０ボルト）の関係を示す図面である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明を実施するための各実施の形態について説明する。引き続く説明では、同一又は類似の部分には、同一又は類似の不要を付して、複写的な説明を省略する。
【００１０】
図１は、本実施形態に係る半導体装置を概略的に示すブロック図である。図２は、本実施形態に係る半導体装置のスイッチ回路を示す図面である。図３は、本実施形態に係る半導体装置のレベルシフターを示す図面である。
（【００１１】以降は省略されています）

関連特許