特許ウォッチ

公開番号2024137039
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023048391
出願日2023-03-24
発明の名称磁気記憶装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 11/16 20060101AFI20240927BHJP(情報記憶)
要約【課題】メモリセルの読み出し性能を改善させる。
【解決手段】実施形態の磁気記憶装置は、第1及び第2配線と、メモリセルと、トランジスタと、センスアンプと、制御回路とを含む。メモリセルMCは、第1及び第2配線間に直列に接続された磁気抵抗効果素子VRを含む。トランジスタ60は、第2配線と接地ノードとの間に接続される。センスアンプSA2は、第1及び第2配線の電圧差に基づいてメモリセルに記憶されたデータを判定する。読み出し動作において、制御回路は、第1配線を第1電圧に充電する。制御回路は、第1配線を充電した後に、トランジスタのゲート端に第2電圧を印加することによって、一端及び他端間で流れる電流が第1電流に制限されたトランジスタを介して第1配線を放電する。制御回路は、トランジスタを介して放電された第1配線の電圧に基づいて、メモリセルに記憶されたデータをセンスアンプSA2に判定させる。
【選択図】図5
特許請求の範囲【請求項１】
第１配線と、
第２配線と、
前記第１配線と前記第２配線との間に直列に接続された磁気抵抗効果素子及びセレクタ素子を含むメモリセルと、
前記第２配線と接地ノードとの間に接続されたトランジスタと、
前記第１配線と前記第２配線との電圧差を増幅するように構成された第１センスアンプと、
前記第１センスアンプの出力電圧と参照電圧との比較結果に基づいて、前記メモリセルに記憶されたデータを判定するように構成された第２センスアンプと、
読み出し動作を実行するように構成された制御回路と、を備え、
前記読み出し動作において、前記制御回路は、
前記第１配線を第１電圧に充電し、
前記第１配線を充電した後に、前記トランジスタのゲート端に第２電圧を印加することによって一端及び他端間で流れる電流が第１電流に制限された前記トランジスタを介して前記第１配線を放電し、
前記トランジスタを介して放電された前記第１配線及び前記第２配線の電圧差を前記第１センスアンプに増幅させ、前記メモリセルに記憶されたデータを前記第２センスアンプに判定させる、
磁気記憶装置。
続きを表示（約 1,200 文字）【請求項２】
前記第２電圧は、第１論理レベルの電圧と、前記第１論理レベルの逆論理レベルである第２論理レベルの電圧との間の電圧である、
請求項１に記載の磁気記憶装置。
【請求項３】
前記読み出し動作における前記第１配線の放電が開始した後の第１時刻において、前記メモリセルに含まれた前記磁気抵抗効果素子が平行状態である場合の前記第１配線及び前記第２配線の電圧差は第１判定電圧であり、前記メモリセルに含まれた前記磁気抵抗効果素子が反平行状態である場合の前記第１配線及び前記第２配線の電圧差は、前記第１判定電圧よりも高い第２判定電圧であり、
前記第１判定電圧と前記第２判定電圧との差は、前記メモリセルに前記第１電流よりも小さい第２電流が流れている場合と、前記メモリセルに前記第１電流よりも大きい第３電流が流れている場合とのそれぞれよりも、前記メモリセルに前記第１電流が流れている場合の方が大きい、
請求項１に記載の磁気記憶装置。
【請求項４】
前記差は、前記メモリセルに前記第１電流が流れている場合に最も大きい、
請求項３に記載の磁気記憶装置。
【請求項５】
前記磁気抵抗効果素子は、第４電流以上の電流が流れた場合に平行状態と反平行状態との間で遷移するように構成され、
前記第１電流は、前記第４電流よりも小さい、
請求項１に記載の磁気記憶装置。
【請求項６】
前記第４電流は、４０～８０ｕＡである、
請求項１に記載の磁気記憶装置。
【請求項７】
前記磁気抵抗効果素子は、第５電流以上の電流が流れた場合にトンネルバリア破壊が発生し、
前記第１電流は、前記第５電流よりも小さい、
請求項１に記載の磁気記憶装置。
【請求項８】
前記第５電流は、２５０～３１５ｕＡである、
請求項７に記載の磁気記憶装置。
【請求項９】
前記読み出し動作において、前記制御回路は、前記第１配線が充電された後の前記第２センスアンプが前記メモリセルに記憶されたデータを判定する第１期間において、前記トランジスタのゲート端に前記第２電圧を印加し、前記第１配線が充電された後の前記第１期間を除く期間において、前記トランジスタのゲート端に前記第２電圧よりも高い第３電圧を印加する、
請求項１に記載の磁気記憶装置。
【請求項１０】
前記トランジスタと並列に接続されたスイッチ回路をさらに備え、
前記読み出し動作において、前記制御回路は、前記第２センスアンプがデータを判定する期間において前記スイッチ回路をオフ状態に制御し、前記第２センスアンプがデータを判定する以外の期間において前記スイッチ回路をオン状態に制御する、
請求項１に記載の磁気記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、磁気記憶装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
磁気抵抗効果素子を記憶素子として用いた記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－４７９５０号公報
【非特許文献】
【０００４】
C. Park et al., "Low RA Magnetic Tunnel Junction Arrays in Conjunction with Low Switching Current and High Breakdown Voltage for STT-MRAM at 10 nm and Beyond," 2018 IEEE Symposium on VLSI Technology, 2018, pp. 185-186
【発明の概要】
【発明が解決しようとする課題】
【０００５】
メモリセルの読み出し性能を改善させる。
【課題を解決するための手段】
【０００６】
実施形態の磁気記憶装置は、第１配線と、第２配線と、メモリセルと、トランジスタと、第１及び第２センスアンプと、制御回路とを含む。メモリセルは、第１配線と第２配線との間に直列に接続された磁気抵抗効果素子及びセレクタ素子を含む。トランジスタは、第２配線と接地ノードとの間に接続される。第１センスアンプは、第１配線と第２配線との電圧差を増幅するように構成される。第２センスアンプは、第１センスアンプの出力電圧と参照電圧との比較結果に基づいて、メモリセルに記憶されたデータを判定するように構成される。制御回路は、読み出し動作を実行するように構成される。読み出し動作において、制御回路は、第１配線を第１電圧に充電する。制御回路は、第１配線を充電した後に、トランジスタのゲート端に第２電圧を印加することによって、一端及び他端間で流れる電流が第１電流に制限されたトランジスタを介して第１配線を放電する。制御回路は、トランジスタを介して放電された第１配線及び第２配線の電圧差を第１センスアンプに増幅させ、メモリセルに記憶されたデータを第２センスアンプに判定させる。
【図面の簡単な説明】
【０００７】
第１実施形態に係る磁気記憶装置を備えるメモリシステムの全体構成の一例を示すブロック図。
第１実施形態に係る磁気記憶装置が備えるメモリセルアレイの回路構成の一例を示す回路図。
第１実施形態に係る磁気記憶装置が備えるメモリセルアレイの構造の一例を示す斜視図。
第１実施形態に係る磁気記憶装置が備えるメモリセルアレイに含まれたメモリセルの断面構造の一例を示す断面図。
第１実施形態に係る磁気記憶装置が備える読み出し回路の回路構成の一例を示す回路図。
第１実施形態に係る磁気記憶装置における電流制限トランジスタの静特性の一例を示すグラフ。
第１実施形態に係る磁気記憶装置の読み出し動作のプリチャージ期間における動作状態の一例を示す模式図。
第１実施形態に係る磁気記憶装置の読み出し動作の放電期間における動作状態の一例を示す模式図。
第１実施形態に係る磁気記憶装置の読み出し動作におけるビット線及びワード線の電圧差の変化の一例を示すタイムチャート。
平行状態のメモリセルの両端の電圧と反平行状態のメモリセルの両端の電圧との差と読み出し電流との関係性の一例を示すグラフ。
第１実施形態に係る磁気記憶装置の読み出し動作における平行状態のメモリセルの両端の電圧と反平行状態のメモリセルの両端の電圧との差と読み出し電流との関係性の一例を示すグラフ。
第２実施形態に係る磁気記憶装置の読み出し動作における電流制限トランジスタの制御方法の一例を示すタイムチャート。
第２実施形態に係る磁気記憶装置の読み出し動作におけるビット線及びワード線ＷＬの電圧差の変化の一例を示すタイムチャート。
第３実施形態に係る磁気記憶装置が備える読み出し回路の回路構成の一例を示す回路図。
第３実施形態に係る磁気記憶装置の読み出し動作の非センス期間における動作状態の一例を示す模式図。
第３実施形態に係る磁気記憶装置の読み出し動作のセンス期間における動作状態の一例を示す模式図。
第４実施形態に係る磁気記憶装置が備える読み出し回路の回路構成の一例を示す回路図。
第４実施形態に係る磁気記憶装置が備えるメモリセルアレイの断面構造の一例を示す断面図。
第４実施形態に係る磁気記憶装置の読み出し動作の放電期間における動作状態の一例を示す模式図。
第４実施形態に係る磁気記憶装置の読み出し動作におけるビット線及びワード線ＷＬの電圧差の変化の一例を示すタイムチャート。
【発明を実施するための形態】
【０００８】
以下に、各実施形態について図面を参照して説明する。以下で参照される図面は、模式的又は概念的なものである。各図面の寸法及び比率等は、必ずしも現実のものと同一とは限らない。以下の説明において、略同一の機能及び構成を有する構成要素については、同一の符号が付されている。参照符号を構成する文字の後の数字等は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素は文字のみを含んだ参照符号により参照される。
【０００９】
なお、本明細書において“接続”とは、電気的に接続されている事を示し、間に別の素子を介することを除外しない。オン状態になったトランジスタやスイッチ回路は、一端及び他端間で導通状態になる。トランジスタやスイッチ回路のオフ状態は、リーク電流のような微少な電流が流れることを除外しない。“Ｈ”レベルは、ゲート端に当該電圧が印加されたＮ型のトランジスタがオン状態になり、ゲート端に当該電圧が印加されたＰ型のトランジスタがオフ状態になる電圧レベルである。“Ｌ”レベルは、ゲート端に当該電圧が印加されたＮ型のトランジスタがオフ状態になり、ゲート端に当該電圧が印加されたＰ型のトランジスタがオン状態になる電圧レベルである。
【００１０】
＜１＞第１実施形態
以下に、第１実施形態に係る磁気記憶装置１について説明する。
（【００１１】以降は省略されています）

関連特許