特許ウォッチ

公開番号2024115360
公報種別公開特許公報(A)
公開日2024-08-26
出願番号2023021015
出願日2023-02-14
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 16/26 20060101AFI20240819BHJP(情報記憶)
要約【課題】実施形態の一つは、動作速度が向上されたメモリシステムを提供する。
【解決手段】実施形態のメモリシステムは、複数のメモリセルを含む不揮発性メモリと、複数のメモリセルからデータを読み出す読出し処理を実行するメモリコントローラと、を備える。メモリコントローラは、ホストからの要求に依らないパトロール処理において、第1トラッキング処理を実行し、第1トラッキング処理の結果として第1電圧の値を算出し、ホストから読出し要求を受信したことに応じ、第1読出し処理を実行し、第1データを不揮発性メモリから読み出し、第1データのエラー訂正に失敗したことに応じ、不揮発性メモリに第1電圧を用いた第2トラッキング処理を実行させ、第2トラッキング処理の結果として不揮発性メモリから第2電圧の値を受信し、第2電圧を用いた第2読出し処理を実行し、第2データを不揮発性メモリから読み出す。
【選択図】図8
特許請求の範囲【請求項１】
複数のメモリセルを含む不揮発性メモリと、
前記複数のメモリセルからデータを読み出す読出し処理を実行するように構成されたメモリコントローラと、
を備え、
前記メモリコントローラは、さらに、
ホストからの要求に依らないパトロール処理において、第１トラッキング処理を実行し、前記第１トラッキング処理の結果として第１電圧の値を算出し、
前記ホストから読出し要求を受信したことに応じ、
第１読出し処理を実行し、第１データを前記不揮発性メモリから読み出し、
前記第１データのエラー訂正に失敗したことに応じ、前記不揮発性メモリに前記第１電圧を用いた第２トラッキング処理を実行させ、
前記第２トラッキング処理の結果として前記不揮発性メモリから第２電圧の値を受信し、
前記第２電圧を用いた第２読出し処理を実行し、第２データを前記不揮発性メモリから読み出す、
ように構成されたメモリシステム。
続きを表示（約 2,100 文字）【請求項２】
前記メモリコントローラは、前記パトロール処理において、
第３電圧を用いた前記第１トラッキング処理を実行して第４電圧の値を算出し、
前記第４電圧を用いた第３読出し処理を実行し、第３データを前記不揮発性メモリから読み出し、
前記第３データのエラー訂正に成功した場合、前記第４電圧の値を前記第１電圧の値として算出する、
ように構成された請求項１に記載のメモリシステム。
【請求項３】
前記メモリコントローラは、前記第１トラッキング処理において、
前記第３電圧の値に基づいて探索範囲を決定し、
前記探索範囲内を所定のシフト量で読出し電圧をシフトさせながら複数の読出し処理を実行し、
前記複数の読出し処理に基づいて、前記複数のメモリセルのうちオン状態となるメモリセルの数が第１条件を満たす読出し電圧を前記第４電圧として算出する、
ように構成された請求項２に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、前記第１トラッキング処理において、
複数の読出し電圧をそれぞれ用いて複数の読出し処理を実行し、
前記複数の読出し処理のそれぞれにおいて、前記複数のメモリセルのうちオン状態となるメモリセルの数をカウントし、
前記オン状態となるメモリセルの数が期待値よりも小さい読出し電圧の中で最大の読出し電圧である第５電圧の値と、前記オン状態となるメモリセルの数が前記期待値よりも大きい読出し電圧のなかで最小の読出し電圧である第６電圧の値と、から、前記第４電圧の値を算出する、
ように構成された請求項２に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、
前記第５電圧を用いた読出し処理においてオン状態となったメモリセルの数である第１数と、前記期待値と、の差である第１差を算出し、
前記第１数と、前記第６電圧を用いた読出し処理においてオン状態となったメモリセルの数である第２数と、の差である第２差を算出し、
前記第１差と前記第２差の比率を、前記第５電圧の値と前記第６電圧の値との差に乗算し、
前記乗算の結果を、前記第５電圧の値に加算することにより、前記第４電圧の値を算出する、
ように構成された請求項４に記載のメモリシステム。
【請求項６】
前記メモリコントローラは、前記第１トラッキング処理において、
複数の読出し電圧をそれぞれ用いて複数の読出し処理を実行し、
前記複数の読出し処理のうちの第４読出し処理において、前記複数のメモリセルのうちオン状態となるメモリセルの数が期待値よりも小さい場合、読出し電圧を大きくし、前記複数の読出し処理のうちの第５読出し処理を実行し、
前記複数の読出し処理のうちの第６読出し処理において、前記オン状態となるメモリセルの数が前記期待値よりも大きい場合、読出し電圧を小さくし、前記複数の読出し処理のうちの第７読出し処理を実行する、
ように構成された請求項２に記載のメモリシステム。
【請求項７】
前記メモリコントローラは、
第７電圧を用いて実行された前記第４読出し処理において、前記オン状態となるメモリセルの数が前記期待値よりも大きく、且つ、第８電圧を用いて実行された前記第６読出し処理において、前記オン状態となるメモリセルの数が前記期待値よりも小さい場合に、前記第７電圧の値と前記第８電圧の値との差である第１電圧差の値に基づいて、前記第４電圧の値を算出する、
ように構成された請求項６に記載のメモリシステム。
【請求項８】
前記メモリコントローラは、
前記第１電圧差の値が閾値よりも大きい場合、
前記第１電圧差の値よりも小さい第２電圧差の値を前記第７電圧の値から減算することにより、または、前記第２電圧差の値を前記第８電圧の値に加算することにより、前記第４電圧の値を算出する、
ように構成された請求項７に記載のメモリシステム。
【請求項９】
前記メモリコントローラは、前記パトロール処理において、
第９電圧を用いた第８読出し処理を実行し、第４データを前記不揮発性メモリから読み出し、
前記第４データに対してエラー訂正処理を実行することにより第５データを取得し、
前記第４データの中の第１値の数と、前記第５データの中の第２値の数と、の差に基づいて、前記第９電圧の値から前記第１電圧の値を算出する、
ように構成された請求項１に記載のメモリシステム。
【請求項１０】
前記不揮発性メモリは、前記第２トラッキング処理において、
前記第１電圧に基づいて読出し電圧を決定し、
読出し電圧をシフトさせながら複数の読出し処理を実行し、
前記複数の読出し処理に基づいて前記第２電圧の値を推定する、
ように構成された請求項１に記載のメモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムに関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリのような不揮発性メモリと、不揮発性メモリを制御するメモリコントローラと、を含むメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－４７３１８号公報
特開２０２０－１０７３７６号公報
米国特許第９５９５３２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の一つは、動作速度が向上されたメモリシステムを提供する。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、複数のメモリセルを含む不揮発性メモリと、複数のメモリセルからデータを読み出す読出し処理を実行するように構成されたメモリコントローラと、を備える。メモリコントローラは、さらに、ホストからの要求に依らないパトロール処理において、第１トラッキング処理を実行し、第１トラッキング処理の結果として第１電圧の値を算出するように構成される。メモリコントローラは、さらに、ホストから読出し要求を受信したことに応じ、第１読出し処理を実行し、第１データを不揮発性メモリから読み出し、第１データのエラー訂正に失敗したことに応じ、不揮発性メモリに第１電圧を用いた第２トラッキング処理を実行させるように構成される。メモリコントローラは、さらに、第２トラッキング処理の結果として不揮発性メモリから第２電圧の値を受信し、第２電圧を用いた第２読出し処理を実行し、第２データを不揮発性メモリから読み出すように構成される。
【図面の簡単な説明】
【０００６】
第１実施形態に係る情報処理システムの構成を示すブロック図。
第１実施形態に係るメモリバスで用いられる信号の一例を示すブロック図。
第１実施形態に係る不揮発性メモリの構成の一例を示す回路図。
第１実施形態に係る複数のメモリセルトランジスタの閾値電圧分布の一例と、累積分布関数の一例とを示す模式図。
第１実施形態に係るメモリシステムにおいて用いられるシフト量情報の構成を示す図。
第１実施形態に係る複数のメモリセルトランジスタの閾値分布の別な一例と、累積分布関数の別な一例とを示す模式図。
第１実施形態に係る複数のメモリセルトランジスタの閾値分布のさらに別な一例と、累積分布関数のさらに別な一例とを示す模式図。
第１実施形態に係るメモリシステムにおけるパトロール処理の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおけるトラッキング処理の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおけるトラッキング処理の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおけるトラッキング処理で用いられるシフト量の初期値を説明するための図。
第１実施形態に係るメモリシステムにおけるトラッキング処理で用いられるシフト量を説明するための図。
第１実施形態に係るメモリシステムにおけるトラッキング処理で用いられる再設定されたシフト量の初期値を説明するための図。
第１実施形態に係るメモリシステムにおけるトラッキング処理で用いられる再設定されたシフト量の初期値を説明するための図。
第１実施形態に係るメモリシステムにおけるトラッキング処理で算出される好適なシフト量を説明するための図。
第１実施形態に係るメモリシステムにおけるホストリード処理の一例を示すフローチャート。
第２実施形態に係る情報処理システムの構成を示すブロック図。
第２実施形態に係るメモリシステムにおいて用いられるルックアップテーブルの構成の一例を示す図。
第２実施形態に係るメモリシステムにおけるトラッキング処理の一例を示すフローチャート。
第２実施形態に係るメモリシステムにおけるトラッキング処理の一例を示すフローチャート。
第２実施形態に係るメモリシステムにおけるトラッキング処理で算出される好適なシフト量を説明するための図。
第２実施形態に係るメモリシステムにおけるトラッキング処理の具体例を説明するための図。
変形例に係るメモリシステムにおけるシフト量推定処理に適用される第１推定方式の一例を示す図。
変形例に係るメモリシステムにおけるシフト量推定処理に適用される第２推定方式の一例を示す図。
【発明を実施するための形態】
【０００７】
以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態は、構成部品の材質、形状、構造、配置等を特定するものではない。実施形態は、種々の変更を加えることができる。
【０００８】
＜１＞第１実施形態
＜１－１＞構成
＜１－１－１＞情報処理システム
第１実施形態に係る情報処理システムの構成について説明する。
【０００９】
図１は、第１実施形態に係る情報処理システムの構成を示すブロック図である。図１に示すように、情報処理システム１は、ホスト機器２及びメモリシステム３を含む。
【００１０】
ホスト機器２は、メモリシステム３を使用してデータを処理するデータ処理装置である。ホスト機器２は、例えば、パーソナルコンピュータ又はデータセンタ内のサーバである。
（【００１１】以降は省略されています）

関連特許