特許ウォッチ

公開番号2024170280
公報種別公開特許公報(A)
公開日2024-12-06
出願番号2024001914
出願日2024-01-10
発明の名称抵抗ランダムアクセスメモリの二段階読取りのための装置及び方法
出願人サンディスクテクノロジーズインコーポレイテッド
代理人個人
主分類G11C 11/16 20060101AFI20241129BHJP(情報記憶)
要約【課題】メモリアレイ及び制御回路を含む装置を提供する。
【解決手段】メモリアレイは、各々が抵抗ランダムアクセスメモリ素子を含む不揮発性メモリセルを含む。制御回路は、不揮発性メモリセルの第1の組のアドレスを指定する読取り命令を受け取り、第1の所定の読取り基準値を使用して不揮発性メモリセルの第1の組の第1の読取りを実行して第1の読取りデータを供給し、第1の読取りを実行しながら、指定されたアドレスに対応する第2の所定の読取り基準値をメモリから取得し、第1の読取りデータに関して満たされる条件に応じて、第2の所定の読取り基準値を使用して不揮発性メモリセルの第1の組の第2の読取りを実行して第2の読取りデータを供給するように構成される。
【選択図】図6
特許請求の範囲【請求項１】
各々が抵抗ランダムアクセスメモリ素子を備える複数の不揮発性メモリセルを備えるメモリアレイと、
制御回路とを備える装置であって、前記制御回路は、
前記不揮発性メモリセルの第１の組のアドレスを指定する読取り命令を受信し、
第１の所定の読取り基準値を使用して前記不揮発性メモリセルの前記第１の組の第１の読取りを実行して第１の読取りデータを供給し、
前記第１の読取りを実行している間に、前記指定されたアドレスに対応する第２の所定の読取り基準値をメモリから取得し、
前記第１の読み出しデータに関して満たされる条件に応じて、前記第２の所定の読取り基準値を使用して前記不揮発性メモリセルの前記第１の組の第２の読取りを実行して第２の読取りデータを供給するように構成されている、装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の所定の読取り基準値は、複数の候補読取り基準値から選択される、請求項１に記載の装置。
【請求項３】
前記メモリアレイは、複数組の前記不揮発性メモリセルを含み、
前記第１の所定の読取り基準値は、複数の候補読取り基準値を用いて前記不揮発性メモリセルの全ての組を読み取った結果に基づいて選択される、請求項１記載の装置。
【請求項４】
前記第１の所定の読取り基準値は、
各候補読取り基準値について、前記不揮発性メモリセルの各組を読み取ることから生じるビット誤りの総数を決定し、
前記第１の所定の読取り基準値を、ビット誤りの総数が最も少ない前記候補読取り基準値に設定することによって選択される、請求項３に記載の装置。
【請求項５】
前記第２の所定の読取り基準値は、複数の候補読取り基準値から選択される、請求項１に記載の装置。
【請求項６】
前記メモリアレイは、複数組の前記不揮発性メモリセルを含み、
前記第２の所定の読取り基準値は、複数の候補読取り基準値を用いて前記不揮発性メモリセルの前記第１の組を読み取った結果に基づいて選択される、請求項１に記載の装置。
【請求項７】
前記第２の所定の読取り基準値は、
各候補読取り基準値について、前記不揮発性メモリセルの前記第１の組を読み取ることから生じるビット誤りの総数を決定し、
前記第２の所定の読取り基準値を、ビット誤りの総数が最も少ない前記候補読取り基準値に設定することによって選択される、請求項６に記載の装置。
【請求項８】
前記抵抗ランダムアクセスメモリ素子は、磁気抵抗ランダムアクセスメモリ素子を含む、請求項１に記載の装置。
【請求項９】
前記メモリアレイは、
複数の第１の導電線と、
複数の第２の導電線を備え、前記複数の不揮発性メモリセルの各々は、前記第１の導電線のうちの１つと前記第２の導電線のうちの１つとの間に接続される、請求項１に記載の装置。
【請求項１０】
前記メモリは、アドレス及び対応する第２の所定の読取り基準値を記憶するように構成されたルックアップテーブルを備える、請求項１に記載の装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
（優先権の主張）
本出願は、２０２３年５月２６日に出願され「ＡＰＰＡＲＡＴＵＳＡＮＤＭＥＴＨＯＤＦＯＲＴＷＯ－ＳＴＥＰＲＥＡＤＯＦＲＥＳＩＳＴＩＶＥＲＡＮＤＯＭＡＣＣＥＳＳＭＥＭＯＲＹ」と題された米国仮特許出願第６３／５０４，６６５号の優先権を主張するものであり、参照によりその全体が本明細書に組み込まれる。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
メモリは、携帯電話、デジタルカメラ、個人情報端末、医療用電子機器、モバイルコンピューティングデバイス、非モバイルコンピューティングデバイス、及びデータサーバなどの様々な電子デバイスに広く使用されている。メモリは、不揮発性メモリ又は揮発性メモリを含み得る。不揮発性メモリによって、不揮発性メモリが電源（例えば、電池）に接続されていなくても、情報を記憶及び保持することができる。
【０００３】
不揮発性メモリの一例として、磁気抵抗ランダムアクセスメモリ（Magnetoresistive Random Access Memory、ＭＲＡＭ）が挙げられる。このメモリは、電子電荷を利用してデータを記憶する他のメモリ技術とは対照的に、磁化を利用して記憶データを表す。一般的に、ＭＲＡＭは半導体基板上に形成された数多くの磁気メモリセルを含み、半導体基板では各メモリセルが１ビットのデータを表す。１ビットのデータは、メモリセル内の磁気素子の磁化方向を変化させることによってメモリセルに書き込まれ、ビットは、メモリセルの抵抗を測定することによって読み出される（低抵抗は、典型的には「０」ビットを表し、高抵抗は、典型的には「１」ビットを表す）。本明細書で使用される場合、磁化の方向は、磁気モーメントの配向の方向である。
【０００４】
ＭＲＡＭは有望な技術であるが、多くの課題が残っている。
【図面の簡単な説明】
【０００５】
同様に番号付けされた要素は、異なる図で共通の構成要素を指す。
ＭＲＡＭメモリセルのブロック図である。
ＭＲＡＭメモリセルのブロック図である。
ＭＲＡＭメモリセルのブロック図である。
ＭＲＡＭメモリセルのブロック図である。
ＭＲＡＭメモリセルのブロック図である。
ＭＲＡＭメモリセルの例示的な電流対電圧特性を示す。
メモリセルの組における例示的な逆並列抵抗値及び並列抵抗値を示す図である。
メモリアレイ内の多数のメモリセルについて、ビット誤り率対読取り基準に関するグラフを示す。
コードワード群の個々の読取り基準値のルックアップテーブルを作成するプロセスについて、一実施形態を示すフローチャートである。
コードワード群の個々の読取り基準値のルックアップテーブルを作成する代替プロセスについて、実施形態を示すフローチャートである。
例示的なコードワード及び例示的な候補読取り基準値の不良ビットカウントを示す表である。
図４Ａの表について例示的な数値の不良ビットカウント値を示す。
図４Ｂの例示的なデータ及び２ビットの所望の最大不良ビットカウントを使用して、図３Ａのプロセスを使用して作成されたエントリを含む例示的なルックアップテーブルを示す。
図４Ｂの例示的なデータ及び５ビットの所望の最大不良ビットカウントを使用して、図３Ａのプロセスを使用して作成されたエントリを含む例示的なルックアップテーブルを示す。
コードワードを読み取るプロセスの一実施形態を示すフローチャートである。
コードワードを読み取る別のプロセスの一実施形態を示すフローチャートである。
本明細書に記載の技術を利用するメモリシステムのブロック図である。
【発明を実施するための形態】
【０００６】
ＭＲＡＭセルなどの抵抗ランダムアクセスメモリセルの高速二段階読取りの技術について述べる。一実施形態において、コードワードはメモリセルの組から二段階読取りプロセスを使用して読み出される。本明細書で使用される場合、「コードワード」は、所定数のビットのデータ（例えば、１６ビット、６４ビット、１０２４ビット等）を含む。一実施形態において、コードワードは、（典型的にはオンダイの）誤り訂正符号化（Error Correction Coding、ＥＣＣ）エンジンによって符号化及び復号され得る多くのビットを含む。一実施形態において、メモリアレイは複数のコードワードを含み、各コードワードは関連付けられたアドレスを有する。
【０００７】
一実施形態において、コードワード内の各ビットについて第１の状態（例えば、０）と第２の状態（例えば、１）とを区別するために使用される第１の所定の読取り基準値を使用して、コードワードの第１の読取りが実行される。本明細書で使用される場合、第１の所定の読取り基準値は、「グローバル読取り基準値」とも呼ばれる。
【０００８】
一実施形態において、グローバル読取り基準値は、メモリアレイの全てのコードワードを読み取るために選択される。一実施形態において、グローバル読取り基準値は、ウェハソート中に決定されてもよく、メモリアレイの全てのコードワードに対してビット誤りの数が最も少なくなる値を有する。
【０００９】
一実施形態において、コンパクトな高速メモリ（例えば、内容参照可能メモリ）は、コードワードアドレスの表（例えば、ルックアップテーブル）及び対応する第２の読取り基準値を記憶する。本明細書で使用される場合、第２の所定の読取り基準値は、「個別読取り基準値」とも呼ばれる。
【００１０】
一実施形態において、個々の読取り基準値は、メモリアレイの対応するコードワードを読み取るために選択される。一実施形態において、個々の読取り基準値はウェハソート中に決定されてもよく、対応するコードワードに対してビット誤りの数が最も少なくなる値を有する。
（【００１１】以降は省略されています）

関連特許