特許ウォッチ

公開番号2024169287
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2023220179
出願日2023-12-27
発明の名称プログラマブル抵抗メモリセルの読み出しのための電流源
出願人サンディスクテクノロジーズインコーポレイテッド
代理人個人
主分類G11C 11/16 20060101AFI20241128BHJP(情報記憶)
要約【課題】閾値切替セレクタを有するメモリセルを読み出すための電流源である装置、メモリを動作させる方法及びメモリシステムを提供する。
【解決手段】プログラマブル抵抗メモリセル401に電流を供給する電流源は、閾値切替セレクタ502をオンにするときに第1のモードで動作し、メモリセルの両端の電圧を感知するときに第2のモードで動作する。第1のモードは、電源電圧の全範囲の使用を可能にし、それによって、閾値切替セレクタをオンにするためにメモリセルの両端に十分な電圧が提供される。第2のモードでは、読み出し電流の大きさは、メモリセルの両端の電圧にあまり依存しない。したがって、第2のモードは、メモリセルの正確な感知を提供する。第1のモードはまた、メモリセルを書き込むときに使用されてもよく、それによって、メモリセルを書き込むためにメモリセルの両端に十分な電圧が提供される。
【選択図】図8
特許請求の範囲【請求項１】
装置であって、
メモリアレイに接続するように構成される電流源であって、前記電流源は、出力電流を供給するように構成された出力を有し、前記メモリアレイは、複数のメモリセルを備え、各メモリセルは、閾値切替セレクタと直列のメモリ素子を備え、それぞれのメモリセルの前記閾値切替セレクタは、前記それぞれのメモリセルの前記メモリ素子を選択するオン状態と、前記それぞれのメモリセルの前記メモリセルを選択解除するオフ状態とを有する、電流源と、
前記電流源に結合された１つ以上の制御回路であって、前記メモリアレイに接続するように構成され、前記１つ以上の制御回路が、
選択されたメモリセルの前記閾値切替セレクタをオンにするために、前記選択されたメモリセルに前記出力電流を供給するために前記出力が第１のコンダクタンスを有する第１のモードで前記電流源を動作させ、
前記選択されたメモリセルの前記閾値切替セレクタがオンにされたままである間に、前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動するために、前記出力が第２のコンダクタンスを有する第２のモードで前記電流源を動作させ、
前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動しながら、前記選択されたメモリセルの両端の電圧を感知するように構成される、１つ以上の制御回路と、を含む、装置。
続きを表示（約 3,100 文字）【請求項２】
前記１つ以上の制御回路が、
前記選択されたメモリセルの前記閾値切替セレクタがオンにされたままである間に、前記選択されたメモリセルに書き込むために前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動するために、前記選択されたメモリセルの両端の前記電圧を感知した後に、前記電流源を前記第１のモードで動作させるように更に構成される、請求項１に記載の装置。
【請求項３】
前記１つ以上の制御回路が、
前記選択されたメモリセルの前記閾値切替セレクタがオンにされたままである間に、前記選択されたメモリセルを通して前記出力電流を駆動するために、前記選択されたメモリセルを書き込んだ後に、前記電流源を前記第２のモードで動作させ、
前記選択されたメモリセルを書き込んだ後に、前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動しながら、前記選択されたメモリセルの両端の電圧を感知し、
前記選択されたメモリセルに書き込む前の前記感知された電圧を、前記選択されたメモリセルに書き込んだ後の前記感知された電圧と比較するように更に構成される、請求項２に記載の装置。
【請求項４】
前記電流源は、前記出力電流を供給するために前記出力に結合されたカスコードトランジスタを有するカスコード電流源を備え、前記電流源は、前記カスコードトランジスタの両端に並列に結合されたバイパストランジスタを有し、前記バイパストランジスタは、前記カスコードトランジスタの短絡バイパスを作成するように構成された第１の状態と、前記バイパストランジスタがオフである第２の状態とを有し、
前記１つ以上の制御回路が、
前記バイパストランジスタを前記第１の状態にして、前記出力電流が前記バイパストランジスタを流れる前記第１のモードで前記電流源を動作させ、
前記バイパストランジスタを前記第２の状態にして、前記出力電流が前記カスコードトランジスタを通って流れる前記第２のモードで前記電流源を動作させるように更に構成され、前記カスコードトランジスタのゲートがカスコード増幅器の入力である、
請求項１に記載の装置。
【請求項５】
前記電流源は、前記出力電流を供給するために前記出力に結合されたカスコードトランジスタを有するカスコード電流源を備え、
前記１つ以上の制御回路が、
前記カスコードトランジスタのゲートに第１の電圧を印加して、前記電流源を前記第１のモードで動作させ、前記選択されたメモリセルに前記出力電流を供給して前記選択されたメモリセルの前記閾値切替セレクタをオンにし、
前記選択されたメモリセルの前記閾値切替セレクタがオンのままである間に、前記カスコードトランジスタの前記ゲートに第２の電圧を印加して、前記電流源を前記第２のモードで動作させて、前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動するように更に構成され、前記第１の電圧は前記第２の電圧よりも大きい、
請求項１に記載の装置。
【請求項６】
前記電流源は、前記電流源の前記出力に結合された第１の出力トランジスタを有する第１の回路を更に備え、
前記電流源は、前記電流源の前記出力に結合されたカスコードトランジスタを有するカスコード電流源を有する第２の回路を備え、
前記１つ以上の制御回路が、
前記第１の出力トランジスタから前記選択されたメモリセルに前記出力電流を供給して、前記選択されたメモリセルの前記閾値切替セレクタをオンにするために、前記電流源を前記第１のモードで動作させるように、前記第１の回路をイネーブルにし、前記第２の回路をディセーブルにし、
前記カスコードトランジスタから前記選択されたメモリセルの前記メモリ素子を通して前記出力電流を駆動するために、前記電流源を前記第２のモードで動作させるように、前記第２の回路をイネーブルにし、前記第１の回路をディセーブルにするように更に構成される、
請求項１に記載の装置。
【請求項７】
前記第１の回路は、前記第１の出力トランジスタと直列に結合された第１のイネーブルトランジスタを更に備え、
前記第２の回路は、前記カスコードトランジスタと直列に結合された第２のイネーブルトランジスタを更に備え、
前記１つ以上の制御回路は、前記第１の出力トランジスタを前記電流源の前記出力に接続するように前記第１のイネーブルトランジスタを動作させ、前記電流源を前記第１のモードで動作させるために前記電流源の前記出力から前記カスコードトランジスタを切断するように前記第２のイネーブルトランジスタを動作させるように更に構成され、
前記１つ以上の制御回路は、前記第１の出力トランジスタを前記電流源の前記出力から切断するように前記第１のイネーブルトランジスタを動作させ、前記電流源を前記第２のモードで動作させるために前記カスコードトランジスタを前記電流源の前記出力に接続するように前記第２のイネーブルトランジスタを動作させるように更に構成される、
請求項６に記載の装置。
【請求項８】
前記電流源は、第１の基準電流を受け取るために第１の入力に結合された第１の入力ミラートランジスタと、前記第１の基準電流を前記出力にミラーリングするために前記出力に結合された第１の出力ミラートランジスタとを有する第１の電流ミラーを備え、前記電流源は、前記第１の出力ミラートランジスタと直列に結合されたカスコードトランジスタを有し、前記電流源は、前記第１の入力ミラートランジスタと直列に結合された第１の開始トランジスタを有し、
前記電流源は、第２の基準電流を受け取るために第２の入力に結合された第２の入力ミラートランジスタと、前記第２の基準電流を前記出力にミラーリングするために前記出力に結合された第２の出力ミラートランジスタとを有する第２の電流ミラーを備え、前記電流源は、前記第２の入力ミラートランジスタと直列に結合された第２の開始トランジスタを有し、
前記１つ以上の制御回路は、前記電流源を前記第１のモードで動作させるとき、前記第１の基準電流を前記第１の入力ミラートランジスタに通過させ、前記電流源を前記第２のモードで動作させるとき、前記第１の基準電流を前記第１の入力ミラートランジスタから遮断するように前記第１の開始トランジスタを動作させるように構成され、
前記１つ以上の制御回路は、前記電流源を前記第２のモードで動作させるとき、前記第２の基準電流を前記第２の入力ミラートランジスタに通過させ、前記電流源を前記第１のモードで動作させるとき、前記第２の基準電流を前記第２の入力ミラートランジスタから遮断するように前記第２の開始トランジスタを動作させるように構成される、
請求項１に記載の装置。
【請求項９】
前記装置は前記メモリアレイを更に備え、各メモリセルの前記メモリ素子はプログラマブル抵抗メモリ素子を備える、請求項１に記載の装置。
【請求項１０】
各メモリセルの前記閾値切替セレクタは、オボニック閾値スイッチ（Ovonic Threshold Switch、ＯＴＳ）を備える、請求項９に記載の装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
（優先権の主張）
本出願は、参照によりその全体が本明細書に組み込まれる、２０２３年５月２５日に出願されたＰｅｔｔｉらによる「ＣＵＲＲＥＮＴＳＯＵＲＣＥＦＯＲＲＥＡＤ－ＯＦＰＲＯＧＲＡＭＭＡＢＬＥＲＥＳＩＳＴＡＮＣＥＭＥＭＯＲＹＣＥＬＬＳ」と題する米国仮特許出願第６３／５０４，４２８号の優先権を主張する。
続きを表示（約 5,000 文字）【背景技術】
【０００２】
メモリは、携帯電話、デジタルカメラ、個人情報端末、医療用電子機器、モバイルコンピューティングデバイス、非モバイルコンピューティングデバイス、及びデータサーバなどの様々な電子デバイスに広く使用されている。メモリは、不揮発性メモリ又は揮発性メモリを含み得る。不揮発性メモリにより、不揮発性メモリが電源（例えば、電池）に接続されていないときでも、情報を記憶及び保持することが可能になる。
【０００３】
メモリセルは、クロスポイントメモリアレイに存在してもよい。クロスポイント型アーキテクチャを有するメモリアレイでは、第１の組の導電線が基板の表面を横切って延び、第２の組の導電線が第１の組の導電線の上に形成され、第１の組の導電線に垂直な方向に基板上を延びる。メモリセルは、２組の導電線のクロスポイント接合部に配置される。
【０００４】
プログラマブル抵抗メモリセルは、プログラム可能な抵抗を有する材料から形成される。バイナリ手法では、プログラマブル抵抗メモリセルは、２つの抵抗状態、すなわち高抵抗状態（high resistance state、ＨＲＳ）及び低抵抗状態（low resistance state、ＬＲＳ）のうちの１つにプログラムされ得る。いくつかの手法では、２つを超える抵抗状態が使用される場合がある。プログラマブル抵抗メモリセルの１つのタイプは、磁気抵抗ランダムアクセスメモリ（Magnetoresistive Random Access Memory、ＭＲＡＭ）セルである。ＭＲＡＭセルは、データを記憶するために電子電荷を使用するいくつかの他のメモリ技術とは対照的に、記憶されるデータを表すために磁化を使用する。データのビットは、ＭＲＡＭセル内の磁気素子（「自由層」）の磁化方向を変化させることによって、ＭＲＡＭセルに書き込まれ、ビットは、ＭＲＡＭセルの抵抗を測定することによって読み出される。
【０００５】
クロスポイントメモリアレイにおいて、各メモリセルは、プログラム可能な抵抗を有する材料と直列の閾値切替セレクタを含み得る。閾値切替セレクタは、その閾値電圧（Ｖｔ）よりも高い電圧又はその閾値電流を上回る電流にバイアスされるまで、及びその電圧バイアスがＶｈｏｌｄ（「Ｖｏｆｆｓｅｔ」）を下回るか又は保持電流Ｉｈｏｌｄを下回る電流に低下するまで、高抵抗（オフ又は非導通状態）を有する。Ｖｔが超えられた後、及びＶｈｏｌｄが閾値切替セレクタの両端で超えられている間、閾値切替セレクタは、低抵抗（オン又は導通状態）を有する。閾値切替セレクタは、その電流が保持電流未満であるＩｈｏｌｄに低下させられるか、又は電圧が保持電圧未満であるＶｈｏｌｄに低下させられるまで、オンのままである。これが起こると、閾値切替セレクタはオフ（高）抵抗状態に戻る。メモリセルを読み出すために、閾値切替セレクタは、メモリの抵抗状態が判定される前に、オンにされることによって起動される。閾値切替セレクタの一例は、オボニック閾値スイッチ（Ovonic Threshold Switch、ＯＴＳ）である。
【０００６】
クロスポイントアレイ内のプログラマブル抵抗メモリセルを読み出すための強制電流手法では、読み出しのために選択されたメモリセル（「選択メモリセル」）に電流が駆動される。電流は、閾値切替セレクタがオンになるまで、選択されたメモリセルの両端の電圧を充電する。次いで、読み出し電流が、選択されたメモリセルのプログラマブル抵抗メモリ素子を通して駆動される間に、選択されたセルの両端の電圧が感知される。
【０００７】
プログラマブル抵抗メモリセルを読み出すための１つの手法は、グローバル参照読み出しと呼ばれることがある。グローバル参照読み出しは、中間点読み出し又は中間点参照読み出しと呼ばれることがある。グローバル参照読み出しは、低抵抗状態（ＬＲＳ）と高抵抗状態（ＨＲＳ）との間にある基準電圧を使用してもよい。ここで、ＬＲＳ及びＨＲＳは、読み出し電流に応答してセルの両端に現れる電圧を指す。例えば、中間点基準は、ＬＲＳ又はＨＲＳのいずれかを有するセルを感知することに対応する２つの電圧間の中間にある基準電圧であり得る。強制電流手法では、メモリセルの状態は、感知された電圧が中間点基準電圧よりも高いか低いかに基づいて決定される。
【０００８】
プログラマブル抵抗メモリセルを読み出すための別の手法は、一般に、破壊自己参照型読み出し（Self-Referenced Read、ＳＲＲ）と呼ばれる。ＳＲＲでは、セルの状態に依存しない中間点基準を使用するのではなく、セル自体を感知することに基づいて基準が生成される。破壊ＳＲＲでは、メモリセルの状態がＳＲＲの書き込み動作によって変更される（例えば、破壊される）可能性がある。１つのＳＲＲ技法は、第１の読み出し（読み出し１）、既知の状態（例えば、ＨＲＳ）への破壊的書き込み、及び第２の読み出し（読み出し２）を含む。２つの読み出しの結果を比較して、セルの元の状態を決定する。第１の読み出しのための１つの技術は、メモリセルを通して読み出し電流を印加し、メモリセルの抵抗を表す大きさを有するセルの両端の電圧をもたらすことである。電圧は記憶され、第２の読み出しからの電圧サンプルと比較するために調整されてもよい（例えば、１５０ｍｖだけ上又は下に）。電圧調整は、各状態についてＭＲＡＭの両端の信号差の約半分であり得る。例えば、ＭＲＡＭ低抵抗状態（ＬＲＳ）が２５ＫΩであり、高抵抗状態が５０ＫΩであり、読み出し電流が１５ｕａである場合、状態変化からの差は３７５ｍＶであるので、ＳＲＲの読み出し１記憶電圧から約１８０ｍＶの調整を行うことができる。メモリセルの元の状態の判定は、第１の調整された読み出し電圧と第２の読み出し電圧との間の差に依存する。例えば、ＳＲＲの読み出し１からの第１のサンプリングされた電圧が上方調整され、書き込みがＨＲＳであった場合、セルが元々ＨＲＳにあった場合、読み出し２からの第２のサンプリングされた電圧は、読み出し１とほぼ同じであるはずであり、したがって、第１の上方調整された電圧より低いはずである。しかしながら、セルが元々ＬＲＳであった場合、読み出し２からの第２のサンプリングされた電圧は、ＨＲＳのより高い読み出し２の電圧に起因して、読み出し１からの上方調整された電圧よりも高くなるはずである。
【０００９】
中間点読み出し及びＳＲＲの両方について、読み出しの精度は、感知された電圧の精度に依存する。上述したように、読み出し電流は所定の大きさを有するべきである。しかしながら、電流源の制限により、読み出し電流の大きさは、メモリセルの両端の電圧に応じて変化する可能性がある。数パーセントの読み出し電流の小さな変動であっても、読み出しマージンを著しく減少させる可能性がある。
【図面の簡単な説明】
【００１０】
同様に番号付けされた要素は、異なる図で共通の構成要素を指す。
ホストに接続された不揮発性メモリシステムの一実施形態のブロック図である。
メモリダイの一実施形態を示すブロック図である。
制御ダイ及びメモリ構造ダイを含む集積メモリアセンブリの一実施形態のブロック図である。
クロスポイントアーキテクチャを形成するメモリアレイの一部分の一実施形態の斜視図を示す。
図４Ａのクロスポイント構造の側面図及び上面図をそれぞれ示す図である。
図４Ａのクロスポイント構造の側面図及び上面図をそれぞれ示す図である。
クロスポイントアーキテクチャを形成する２レベルメモリアレイの一部分の実施形態の斜視図を示す。
ＭＲＡＭメモリセルの構造の一実施形態を示しており、ここでは例えば、選択されたセルが電流源によって駆動されて読み出し又は書き込みを行う。
クロスポイントアーキテクチャを有するＭＲＡＭメモリアレイに閾値切替セレクタを組み込むための実施形態を示す。
クロスポイントアーキテクチャを有するＭＲＡＭメモリアレイに閾値切替セレクタを組み込むための実施形態を示す。
強制電流手法を使用してアクセスされるクロスポイントアーキテクチャを有するメモリアレイの一実施形態を示す。
メモリセルに電流を供給する電流源の一実施形態の図である。
クロスポイントアレイ内の複数のプログラマブル抵抗メモリセルにアクセスするときに、電流源を動作させるプロセスの一実施形態のフローチャートである。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに電流源を２つのモードで動作させるシステムの一実施形態の概略図である。
図１０Ａのバイアスに代わるバイアス技術を有する実施形態の概略図を含む。
図１０Ａのバイアスに代わるバイアス技術を有する実施形態の概略図を含む。
電流源の一実施形態の出力ノードにおける出力電流対電圧を示すグラフである。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに、２つのモードで電流源を動作させるために使用され得るバイパストランジスタを有するシステムの一実施形態の概略図である。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに、２つのモードで動作することができる電流源をイネーブル／ディセーブルするために使用され得るイネーブルトランジスタを有するシステムの一実施形態の概略図である。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに、制御信号（ＶＧ）を発行して電流源を２つのモードで動作させることができるシステムの一実施形態の概略図である。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに、電流源を非カスコードモードで動作させるシステムの一実施形態の概略図である。
閾値切替セレクタを有するプログラマブル抵抗メモリセルを読み出すときに、電流源を２つのモードで動作させるシステムの一実施形態の概略図である。
図１６Ａのバイアスに代わるバイアス技術を有する実施形態の概略図を含む。
図１６Ａのバイアスに代わるバイアス技術を有する実施形態の概略図を含む。
非カスコードモードとカスコードモードとの間で制御することが、カスコードトランジスタをバイパスすべきかどうかを決定することを伴うプロセスの一実施形態のフローチャートである。
非カスコードモードとカスコードモードとの間で制御することが、２つの異なる回路間で選択することを伴うプロセスの一実施形態のフローチャートである。
非カスコードモードとカスコードモードとの間で制御することが、カスコードトランジスタのゲートへのバイアス電圧の大きさに関与するプロセスの一実施形態のフローチャートである。
グローバル参照読み出し動作のプロセスの一実施形態のフローチャートである。
グローバル参照読み出し動作の実施形態の間の電流対時間を示す。
グローバル参照読み出し動作の実施形態の間の選択されたメモリセルの両端の電圧についての電圧対時間を示す。
自己参照型読み出し動作のプロセスの一実施形態のフローチャートである。
自己参照型読み出し動作の一実施形態の電流対時間を示す。
自己参照型読み出し動作の一実施形態についての、選択されたメモリセルの両端の電圧についての電圧対時間を示す。
書き込み動作のプロセスの一実施形態のフローチャートである。
グローバル参照読み出し動作のプロセスの一実施形態のフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許