特許ウォッチ

公開番号2024162948
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023122776
出願日2023-07-27
発明の名称コンピューティングシステム及びその動作の方法
出願人旺宏電子股ふん有限公司
代理人弁理士法人RYUKA国際特許事務所
主分類G11C 15/04 20060101AFI20241114BHJP(情報記憶)
要約【課題】高性能の検索、比較及び/又はソートをイネーブルするコンピューティングシステム及び方法を提供する。
【解決手段】3D検索エンジンは、不揮発性メモリアレイのワードラインWL9010への適用のための検索を受信し、検索の情報のビット毎に2つのワードライン及びそれに対して検索するための記憶済み特徴のビット毎に2つのメモリストリングを使用し、任意選択でドントケア及び/又はワイルドカード符号化がイネーブルされ、検索のためのそれぞれの一致ラインとして不揮発性メモリアレイのそれぞれのビットラインを使用する。不揮発性メモリアレイのそれぞれのメモリストリングは、例えば検索すべき特徴に対応する、それぞれのデータ語を記憶するのに使用可能である。それぞれの複数のメモリストリングは、それぞれの共有ビットラインに並列に結合される。特徴及び検索の様々な符号化が、厳密、近似及び範囲一致をイネーブルする。
【選択図】図1A
特許請求の範囲【請求項１】
複数のメモリ、各々が：
それぞれのセンスアンプに結合されたそれぞれの一致ライン、
それぞれのソースライン、及び
（ａ）前記それぞれの一致ライン及び（ｂ）前記それぞれのソースラインに各々が結合されたそれぞれの複数のメモリストリング、各メモリストリングは、（ｃ）それぞれの構成された状態及び（ｄ）それぞれの制御入力を各々が有し、これらに応答しているそれぞれの複数の直列接続された浮遊ゲートトランジスタを含む
を有する；及び
前記複数の直列接続された浮遊ゲートトランジスタの各々の前記それぞれの制御入力のそれぞれの１つに各々が結合された複数のワードライン；及び
検索を受信し、検索符号化に従って前記複数のワードラインを駆動するようにイネーブルされた検索エンコーダ
を備え；
ここで、（ｅ）各メモリストリングは、前記メモリストリングの前記複数の直列接続された浮遊ゲートトランジスタの前記制御入力に厳密に一致する前記メモリストリングの前記構成された状態に応答した一致発見インピーダンスを介して、前記それぞれのメモリストリングが結合されている前記それぞれの一致及びソースラインを結合するようにイネーブルされており、（ｆ）各センスアンプは、それが結合されている前記一致ラインが前記一致発見インピーダンスを介して前記ソースラインに結合されるか否かのそれぞれのインジケーションを生成するようにイネーブルされ；
（ｇ）各メモリストリングは、前記メモリストリングの前記複数の直列接続された浮遊ゲートトランジスタの前記制御入力に厳密に一致しない前記メモリストリングの前記構成された状態に応答した一致発見なしインピーダンスを介して、前記メモリストリングが結合されている前記それぞれの一致及びソースラインを結合するように更にイネーブルされており、（ｈ）各センスアンプは、それが結合されている前記一致ラインが前記一致発見なしインピーダンスを介して前記ソースラインに結合されるか否かのそれぞれのインジケーションを生成するように更にイネーブルされている、コンピューティングシステム。
続きを表示（約 1,400 文字）【請求項２】
前記複数のワードラインは、前記検索符号化に従ってペアにおいて動作し、前記構成された状態は、特徴符号化に従ってペアにおいて管理される、請求項１に記載のコンピューティングシステム。
【請求項３】
前記構成された状態の各々は、それぞれの閾値電圧に対応する、請求項１に記載のコンピューティングシステム。
【請求項４】
前記それぞれの制御入力の各々は、前記複数の直列接続された浮遊ゲートトランジスタのうちの１つ又は複数のそれぞれのゲートに結合されている、請求項３に記載のコンピューティングシステム。
【請求項５】
前記閾値電圧は、１つ又は複数のプログラミング動作を介して設定可能である、請求項３に記載のコンピューティングシステム。
【請求項６】
前記メモリストリングの各々は、制御入力が前記複数のワードラインから独立して前記それぞれのメモリストリングを選択的にイネーブル又はディスエーブルすることをイネーブルするそれぞれのメモリストリングに応答してデバイスをイネーブルするそれぞれのメモリストリングを含む、請求項１に記載のコンピューティングシステム。
【請求項７】
１つ又は複数の検索パラメータを受信する段階；
複数の検索符号化のうちの特定の検索符号化に従って前記検索パラメータを符号化して、ワードライン電圧のペアを生成する段階、前記特定の検索符号化は、複数の特徴符号化のうちの特定の特徴符号化に従って浮遊ゲートトランジスタのペアに記憶された特徴との一致についての検索をイネーブルし、ここで、前記特定の検索符号化及び前記特定の特徴符号化は、１、０、及び１又は０のいずれかの表現をイネーブルする；
前記生成されたワードライン電圧に従って浮遊ゲートトランジスタの前記ペアの複数の直列接続されたインスタンスのワードラインのペアを駆動する段階、前記複数の直列接続されたインスタンスは、複数の共有一致ラインに影響を与えるように並列に動作可能なそれぞれの複数のメモリストリングとして編成され、各共有一致ラインは、前記複数のメモリストリングのうちの２つ又はそれよりも多くに結合され、ワードラインの各ペアは、浮遊ゲートトランジスタの前記ペアの前記インスタンスのうちの少なくとも２つに結合されている；
前記複数の共有一致ライン上の電圧変化を検知して、いずれの前記複数の共有一致ラインが所定の検知閾値よりも高い電圧変化を有するのかを決定する段階；及び
前記決定する段階の結果を、前記検索パラメータ及び前記記憶済み特徴の間での相対一致のインジケーションとして提供する段階
を備える、コンピューティング方法。
【請求項８】
前記複数の検索符号化のうちの少なくとも１つ又は前記複数の特徴符号化のうちの少なくとも１つは、拡張符号化及びワンホット符号化のうちの少なくとも１つに従う、請求項７に記載のコンピューティング方法。
【請求項９】
前記複数の検索符号化のうちの少なくとも１つ又は前記複数の特徴符号化のうちの少なくとも１つは、逆拡張符号化に従う、請求項７に記載のコンピューティング方法。
【請求項１０】
前記記憶済み特徴のうちの少なくとも１つは、ワンホット符号化を使用して記憶された範囲に対応する、請求項７に記載のコンピューティング方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、３Ｄ－ＮＡＮＤメモリを使用して実装可能な、及びビッグデータ及び／又は人工知能（ＡＩ）処理に適用可能であるような、３Ｄインメモリ検索（ＩＭＳ）に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
ビッグデータ及びＡＩ（例えば、ＡＩハードウェアアクセラレータ）の成長は、データの検索、比較、及び／又はソートの重大性を高めている。従来のシステムは、三値連想メモリ（ＴＣＡＭ）技術を使用する同時検索を実装する。
【０００３】
従来のＴＣＡＭ技術は、スタティックランダムアクセスメモリ（ＳＲＡＭ）技法を使用して実装可能であり、それゆえ、相対的に低いメモリ密度（単一のＴＣＡＭセルを形成するための１６個のトランジスタ等）及び相対的に高い電力使用を有する。
【０００４】
最近提案されたＴＣＡＭ技術は、２トランジスタ２レジスタ（２Ｔ２Ｒ）技法及び２強誘電性電界効果トランジスタ（２ＦｅＦＥＴ）技法に基づく等の不揮発性メモリ技法を使用して実装可能である。しかしながら、不揮発実装ＴＣＡＭ技法は、単一のＴＣＡＭセルのために対にされたメモリ（又は１つの検索ビット又は１つのデータビットを実装するために対にされたメモリセル）を要求し、したがって、検索及びデータストレージの効率性が制限される。
【０００５】
厳密一致及び近似一致動作を実行するようにイネーブルされたＮＡＮＤフラッシュベースＩＭＳ機能を使用する例示の技法が、Ｐ．Ｈ．Ｔｓｅｎｇ他「Ｉｎ－Ｍｅｍｏｒｙ－ＳｅａｒｃｈｉｎｇＡｒｃｈｉｔｅｃｔｕｒｅＢａｓｅｄｏｎ３Ｄ－ＮＡＮＤＴｅｃｈｎｏｌｏｇｙｗｉｔｈＵｌｔｒａ－ｈｉｇｈＰａｒａｌｌｅｌｉｓｍ」２０２０ＩＥＤＭ；及びＰ．Ｈ．Ｔｓｅｎｇ他「Ｉｎ－ＭｅｍｏｒｙＡｐｐｒｏｘｉｍａｔｅＣｏｍｐｕｔｉｎｇＡｒｃｈｉｔｅｃｔｕｒｅＢａｓｅｄｏｎ３Ｄ－ＮＡＮＤＦｌａｓｈＭｅｍｏｒｉｅｓ」２０２２ＶＬＳＩにおいて記述されている。
【０００６】
それゆえ、例えばビッグデータ及び／又はＡＩ処理に関して、高性能の検索、比較、及び／又はソートをイネーブルする技法が必要とされている。
【発明の概要】
【０００７】
１つ又は複数のコンピュータのシステムは、動作中にシステムにアクションを実行させるシステム上にインストールされたソフトウェア、ファームウェア、ハードウェア、又はそれらの組み合わせを有することによって、特定の動作又はアクションを実行するように構成可能である。１つ又は複数のコンピュータプログラムは、データ処理装置によって実行されると、装置にアクションを実行させる命令を含むことによって特定の動作又はアクションを実行するように構成可能される。
【０００８】
第１の態様は、複数のメモリを有するコンピューティングシステムを含む。メモリの各々は、任意選択で、それぞれのセンスアンプに結合されたそれぞれの一致ライン、それぞれのソースライン、及び（ａ）前記それぞれの一致ライン及び（ｂ）前記それぞれのソースラインに各々が結合されたそれぞれの複数のメモリストリングを任意選択で有し、各メモリストリングは、（ｃ）それぞれの構成された状態及び（ｄ）それぞれの制御入力を各々が有し、これらに応答しているそれぞれの複数の直列接続された浮遊ゲートトランジスタを含む。前記エンジンは、前記直列接続された浮遊ゲートトランジスタの各々の前記それぞれの制御入力のそれぞれの１つに各々が結合された複数のワードライン；及び検索を受信し、検索符号化に従って前記ワードラインを駆動するようにイネーブルされた検索エンコーダも備え；ここで、（ｅ）各メモリストリングは、前記メモリストリングの前記直列接続された浮遊ゲートトランジスタの前記制御入力に厳密に一致する前記メモリストリングの前記構成された状態に応答した一致発見インピーダンスを介して、前記それぞれのメモリストリングが結合されている前記それぞれの一致及びソースラインを結合するようにイネーブルされており、（ｆ）各センスアンプは、それが結合されている前記一致ラインが前記一致発見インピーダンスを介して前記ソースラインに結合されるか否かのそれぞれのインジケーションを生成するようにイネーブルされ；（ｇ）各メモリストリングは、前記メモリストリングの前記直列接続された浮遊ゲートトランジスタの前記制御入力に厳密に一致しない前記メモリストリングの前記構成された状態に応答した一致発見なしインピーダンスを介して、前記メモリストリングが結合されている前記それぞれの一致及びソースラインを結合するように更にイネーブルされており、（ｈ）各センスアンプは、それが結合されている前記一致ラインが前記一致発見なしインピーダンスを介して前記ソースラインに結合されるか否かのそれぞれのインジケーションを生成するように更にイネーブルされている。
【０００９】
第１の態様の他の実施形態は、対応するコンピュータシステム、装置、及び１つ又は複数のコンピュータ記憶デバイス上に記録されたコンピュータプログラムを含み、各々が、方法のアクションを実行するように構成されている。
【００１０】
幾つかのコンピューティングシステムは、任意選択で、以下の特徴のうちの１つ又は複数を含む。前記ワードラインは、前記検索符号化に従ってペアにおいて動作し、前記構成された状態は、特徴符号化に従ってペアにおいて管理される、コンピューティングシステム。構成された状態の各々は、それぞれの閾値電圧に対応する。前記それぞれの制御入力の各々は、前記直列接続された浮遊ゲートトランジスタのうちのもう１つのそれぞれのゲートに結合されている。前記閾値電圧は、１つ又は複数のプログラミング動作を介して設定可能である。前記メモリストリングの各々は、任意選択で、制御入力が前記ワードラインから独立して前記それぞれのメモリストリングを選択的にイネーブル又はディスエーブルすることをイネーブルするそれぞれのメモリストリングに応答してデバイスをイネーブルするそれぞれのメモリストリングを含む。説明される技法の実装は、任意選択で、ハードウェア、方法又はプロセス、又はコンピュータアクセス可能媒体上のコンピュータソフトウェアを含む。
（【００１１】以降は省略されています）

関連特許