特許ウォッチ

公開番号2024097603
公報種別公開特許公報(A)
公開日2024-07-19
出願番号2023001170
出願日2023-01-06
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類G11C 16/10 20060101AFI20240711BHJP(情報記憶)
要約【課題】書き込み用のデータを適切に受信することのできる半導体記憶装置を提供する。
【解決手段】半導体記憶装置2は、外部から第1トグル信号を受信するパッド311と、参照電位VREFに対する第1トグル信号の大小関係に応じて切り換わる第2トグル信号、を生成し出力する比較回路50と、比較回路50に接続された可変の電流源61と、外部から入力される制御信号に基づいて、電流源61から出力される電流を調整するシーケンサ41と、を備える。
【選択図】図12
特許請求の範囲【請求項１】
外部から第１トグル信号を受信する受信部と、
参照電位に対する前記第１トグル信号の大小関係に応じて切り換わる第２トグル信号、を生成し出力する比較回路と、
前記比較回路に接続された可変の電流源と、
外部から入力される制御信号に基づいて、前記電流源から出力される電流を調整する調整部と、を備える半導体記憶装置。
続きを表示（約 780 文字）【請求項２】
前記比較回路は、前記第２トグル信号を出力する出力部を有し、
前記電流源は前記出力部に接続されている、請求項１に記載の半導体記憶装置。
【請求項３】
前記比較回路は、
前記第２トグル信号を出力する第１出力部と、
前記第２トグル信号の相補信号を出力する第２出力部と、を有し、
前記電流源は、
前記第１出力部に接続された第１電流源と、
前記第２出力部に接続された第２電流源と、を含む、請求項１に記載の半導体記憶装置。
【請求項４】
前記受信部は複数設けられており、
前記比較回路及び前記電流源も、それぞれの前記受信部に対応して複数設けられている、請求項１に記載の半導体記憶装置。
【請求項５】
前記調整部は、
それぞれの前記電流源から出力される電流を個別に調整する、請求項４に記載の半導体記憶装置。
【請求項６】
外部から入力される前記制御信号は、第１制御信号と第２制御信号とを含み、
前記調整部は、
前記第１制御信号に基づいて、前記参照電位を調整した後、
前記第２制御信号に基づいて、前記電流源から出力される電流を調整する、請求項１に記載の半導体記憶装置。
【請求項７】
前記受信部は複数設けられており、
前記比較回路及び前記電流源も、それぞれの前記受信部に対応して複数設けられており、
前記第１制御信号に基づいて調整された前記参照電位は、それぞれの前記比較回路において共通に用いられる、請求項６に記載の半導体記憶装置。
【請求項８】
前記調整部は、
それぞれの前記電流源から出力される電流を個別に調整する、請求項７に記載の半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
例えばＮＡＮＤ型フラッシュメモリのような半導体記憶装置は、メモリコントローラから書き込み用のデータを受信して記憶する。メモリコントローラからのデータは、ＨレベルとＬレベルとの間で切り換わるトグル信号として半導体記憶装置に送られる。半導体記憶装置は、所定の参照電位に対するトグル信号の大小関係に基づいて、トグル信号がＨレベルかＬレベルかを判定する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－２１６２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
開示された実施形態によれば、書き込み用のデータを適切に受信することのできる半導体記憶装置が提供される。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体記憶装置は、外部から第１トグル信号を受信する受信部と、参照電位に対する第１トグル信号の大小関係に応じて切り換わる第２トグル信号、を生成し出力する比較回路と、比較回路に接続された可変の電流源と、外部から入力される制御信号に基づいて、電流源から出力される電流を調整する調整部と、を備える。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムの構成例を示すブロック図である。
第１実施形態に係るメモリシステムの構成例を示すブロック図である。
第１実施形態に係る半導体記憶装置の構成を示すブロック図である。
メモリセルアレイの構成を示す等価回路図である。
メモリセルアレイの構成を示す断面図である。
センスアンプユニットの回路構成を示す図である。
メモリセルトランジスタの閾値分布の一例を示す図である。
書き込み動作時における、各配線の電位変化を示す図である。
読み出し動作時における、各配線の電位変化を示す図である。
第１実施形態に係る半導体記憶装置とメモリコントローラとの間で送受信される信号等の、時間変化の一例を示す図である。
トグル信号について説明するための図である。
第１実施形態に係る半導体記憶装置のうち、入出力用パッド群３１及び入出力回路２１の構成を示す図である。
第１実施形態における比較回路の構成例を示す図である。
電流源から出力される電流の補正に用いられる補正コードの一例を示す図である。
トグル信号の一例を示す図である。
トグル信号の一例を示す図である。
メモリコントローラにより実行される処理の一例を示すフローチャートである。
補正コードの設定方法について説明するための図である。
第２実施形態に係る半導体記憶装置のうち、入出力用パッド群３１及び入出力回路２１の構成を示す図である。
第２実施形態における比較回路の構成例を示す図である。
第３実施形態に係る半導体記憶装置のうち、入出力用パッド群及び入出力回路の構成を示す図である。
メモリコントローラにより実行される処理の一例を示すフローチャートである。
補正コードの設定方法について説明するための図である。
比較例に係る半導体記憶装置において、参照電位の設定に用いられる回路の一例を示す図である。
【発明を実施するための形態】
【０００７】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
【０００８】
第１実施形態について説明する。本実施形態に係る半導体記憶装置２は、ＮＡＮＤ型フラッシュメモリとして構成された不揮発性の記憶装置である。図１には、半導体記憶装置２を含むメモリシステムの構成例がブロック図として示されている。このメモリシステムは、メモリコントローラ１と、半導体記憶装置２とを備える。
【０００９】
尚、実際のメモリシステムにおいては、図２に示されるように、１つのメモリコントローラ１に対し複数の半導体記憶装置２が設けられている。図１においては、複数ある半導体記憶装置２のうちの１つのみが図示されている。半導体記憶装置２の具体的な構成については後に説明する。
【００１０】
このメモリシステムは、不図示のホストと接続可能である。ホストは、例えば、パーソナルコンピュータや携帯端末等の電子機器である。メモリコントローラ１は、ホストからの書き込みリクエストに従って半導体記憶装置２へのデータの書き込みを制御する。また、メモリコントローラ１は、ホストからの読み出しリクエストに従って半導体記憶装置２からのデータの読み出しを制御する。
（【００１１】以降は省略されています）

関連特許