特許ウォッチ

公開番号2025014053
公報種別公開特許公報(A)
公開日2025-01-28
出願番号2024192593,2022518770
出願日2024-11-01,2020-10-20
発明の名称電子アセンブリのための工学材料
出願人アルファ・アセンブリー・ソリューションズ・インコーポレイテッド,ALPHA ASSEMBLY SOLUTIONS INC.
代理人個人,個人
主分類B23K 35/14 20060101AFI20250121BHJP(工作機械;他に分類されない金属加工)
要約【課題】本発明により、電子アセンブリにおいて使用するためのはんだ材料の先行技術に関連する問題の少なくとも一部に取り組むこと、又は少なくとも、それに対して商業的に許容可能な代替策を提供しようとするものである。
【解決手段】本発明は、電子アセンブリにおいて使用するためのはんだ材料であって、はんだ材料が、はんだ層と、コア材料を含むコア層であって、はんだ層の間に挟まれている、コア層と、を含み、コア材料の熱伝導率が、はんだの熱伝導率よりも大きい、はんだ材料に関する。
【選択図】なし
特許請求の範囲【請求項１】
電子アセンブリにおいて使用するためのはんだ材料であって、
はんだ層と、
コア材料を含むコア層であって、前記はんだ層の間に挟まれている、コア層と、を含み、
前記コア材料の熱伝導率が、前記はんだの熱伝導率よりも大きい、はんだ材料。
続きを表示（約 1,200 文字）【請求項２】
前記コア材料が、６５Ｗ／ｍ．Ｋ以上、好ましくは６５ｗ／ｍ．Ｋ超、より好ましくは７０Ｗ／ｍ．ｋ超、更により好ましくは７５Ｗ／ｍ．Ｋ超の熱伝導率を有する、請求項１に記載のはんだ材料。
【請求項３】
前記コア材料の融点が、前記はんだ、及びのリフロー温度よりも高い、請求項１又は２に記載のはんだ材料。
【請求項４】
前記コア層の厚さが、１００～５００μｍ、好ましくは２００～４００μｍ、より好ましくは１５０～３００μｍである、請求項１～３のいずれか一項に記載のはんだ材料。
【請求項５】
各はんだ層の厚さが、２５～１５０μｍ、好ましくは５０～１００μｍである、請求項１～４のいずれか一項に記載のはんだ材料。
【請求項６】
前記コア材料が、金属及び／又は合金を含む、請求項１～５のいずれか一項に記載のはんだ材料。
【請求項７】
前記コア材料が、銅、銀、ニッケル、モリブデン、ベリリウム、コバルト、鉄、銅－タングステン合金、ニッケル－銀合金、銅－亜鉛合金、及び銅－ニッケル－亜鉛合金のうちの１つ以上を含む、請求項１～６のいずれか一項に記載のはんだ材料。
【請求項８】
前記はんだが、鉛を含んでいない、請求項１～７のいずれか一項に記載のはんだ材料。
【請求項９】
前記はんだが、Ｉｎ、ＳｎＩｎ合金（例えば、５～５８％Ｓｎ、４２～９５％Ｉｎ）、ＳｎＢｉ合金（例えば、４２～６０％Ｓｎ、４０～５８％Ｂｉ）、ＢｉＩｎ合金（例えば、５～６７％Ｂｉ、３３～９５％Ｉｎ）、ＡｇＩｎ合金（例えば、３％Ａｇ、９７％Ｉｎ）、ＳｎＡｇ合金（例えば、９０～９７．５％Ｓｎ、２．５～１０％Ａｇ）、ＳｎＣｕ合金（例えば、９９．３～９９．６％Ｓｎ、０．４～０．７％Ｃｕ）、ＩｎＧａ合金（例えば、９９．３～９９．５％Ｉｎ、０．５～０．７％Ｇａ）、ＳｎＢｉＡｇＣｕ合金（例えば、５０％Ｓｎ、４７％Ｂｉ、１％Ａｇ、２％Ｃｕ）、ＳｎＢｉＺｎ合金（例えば、６５．５％Ｓｎ、３１．５％Ｂｉ、３％Ｚｎ）、ＳｎＩｎＡｇ合金（例えば、７７．２％Ｓｎ、２０％Ｉｎ、２．８％Ａｇ）、ＳｎＢｉＡｇＣｕＩｎ合金（例えば、８２．３％Ｓｎ、２．２％Ｂｉ、３％Ａｇ、０．５％Ｃｕ、１２％Ｉｎ）、ＳｎＺｎ合金（例えば、９１％Ｓｎ、９％Ｚｎ）、ＳｎＣｕＩｎＧａ合金（例えば、９２．８％Ｓｎ、０．７％Ｃｕ、６％Ｉｎ、０．５％Ｇａ）、ＳｎＣｕＡｇ合金（例えば、９５．５％Ｓｎ、３．８％Ａｇ、０．７％Ｃｕ）、ＳｎＡｇＳｂ合金（例えば、９５％Ｓｎ、３．５％Ａｇ、１．５％Ｓｂ）、及びＳｎＣｕＳｂ合金（例えば、４～９５％Ｓｎ、１～２％Ｃｕ、４％Ｓｂ）のうちの１つ以上を含む、請求項１～８のいずれか一項に記載のはんだ材料。
【請求項１０】
前記コア材料が、銅を含み、前記はんだが、Ｓｎ－２０Ｉｎ－２Ａｇ合金を含む、請求項１～９のいずれか一項に記載のはんだ材料。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子アセンブリにおいて使用するためのはんだ材料に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＩＧＢＴ、ＭＯＳＦＥＴ、高出力ＬＥＤ、高出力マイクロプロセッサ、及び通常の作動中に大量の熱を発生する他の大面積デバイスなどの高出力電子デバイスのパッケージング及び組み立てに関連して２つの主要な課題がある。第１の課題は、通常の作動温度を維持するために発生した熱の効率的な放散を保証する方法である。第２の課題は、はんだ又は他の接着剤材料によって取り付けられた隣接層の材料間の熱膨張係数（ＣＴＥ）の不一致による剪断応力を低減する方法である。
【０００３】
図１は、相互接続部３（レベルＩ）を介して基板４に接続されたデバイス２を含む、典型的な電子デバイス１のアセンブリを示している。基板４は、相互接続部５（レベルＩＩ）を介してプリント回路板（ＰＣＢ）６に接続されている。ＰＣＢ６は、相互接続部７（レベルＩＩＩ）を介してヒートシンク８に接続されている。高出力電子デバイスのための最も重要な相互接続部は、デバイス／ダイを基板に、基板をプリント回路板（ＰＣＢ）に、ＰＣＢをヒートシンクに接続する相互接続部である（すなわち、図１の３、５、及び７）。そのような相互接続部は、放熱の経路にある。したがって、相互接続材料の熱伝導率は高いことが望ましい。半導体ダイ、基板、及びＰＣＢ材料は、異なるＣＴＥを有し、それによって、高温作動中に、界面に応力が発生する。その応力を最小限に抑えるために、設計者は、通常は、相互接続部の界面厚さを増加させるが、これは、界面の耐熱性を増加させる。
【０００４】
はんだは、電子産業で使用される最も一般的な相互接続材料の１つである。殆どのはんだの熱伝導率は、６５Ｗ／ｍ．Ｋ未満である。放熱を助けるように、より高い熱伝導率を有する相互接続材料を使用できることが有利であろう。厚いはんだ相互接続部に関する別の問題は、リフロープロセス中に、はんだが液相であるとき、ダイ又は基板が、はんだの凍結温度よりも低い温度に冷却される前に、液体材料上に浮遊することである。これにより、全ての方向（いわゆる「ティルト」）においてダイ／基板の移動がもたらされ、それは、デバイスの性能及び信頼性に関わる問題である。このダイの移動を制御することが課題である。
【発明の概要】
【０００５】
本発明は、先行技術に関連する問題の少なくとも一部に取り組むこと、又は少なくとも、それに対して商業的に許容可能な代替策を提供しようとするものである。
【０００６】
第１の態様では、本発明は、電子アセンブリで使用するためのはんだ材料を提供し、
はんだ材料は、
はんだ層と、
コア材料を含むコア層であって、はんだ層の間に挟まれている、コア層と、を含み、
コア材料の熱伝導率は、はんだの熱伝導率よりも大きい。
【０００７】
本明細書で定義される各態様又は実施形態は、別途明確に示されない限り、任意の他の態様又は実施形態と組み合わせることができる。特に、好ましい又は有利であると示される任意の特徴は、好ましい又は有利であると示される任意の他の特徴と組み合わされ得る。
【０００８】
本発明者らは、驚くべきことに、高温で作動する電子デバイスの構成要素を接続するために使用されるとき、そのようなはんだ材料には、接続された構成要素のＣＴＥ値の不一致によって引き起こされる応力を低減できる可能性があることを発見した。理論に束縛されるものではないが、コア材料の存在は、接続された構成要素間の接合部を「増粘」し、それによって応力を減少させるように機能すると考えられる。有利には、そのような応力の低減は、接続された構成要素からの放熱を有意に低減することなく、提供され得る。理論に束縛されるものではないが、これは、コア材料の熱伝導率が、はんだの熱伝導率よりも大きいためであると考えられる。言い換えれば、はんだの熱伝導率よりも高い熱伝導率を有するコア材料を使用することによって、放熱を低減することなく、接合部を増粘させて、熱応力を低減することが可能である。結果として、ＩＧＢＴ、ＭＯＳＦＥＴ、高出力ＬＥＤ、高出力マイクロプロセッサ、又は他の大きな面積デバイスなどの高出力電子デバイスは、通常の作動中に多くの熱を発生し、その構成要素は、はんだ材料を使用して接続され、改善された性能及び／又は信頼性を示し得る。そのような性能及び信頼性は、高温で、及び／又はオン／オフの切り替え中に改善され得る。
【０００９】
はんだ材料を使用して形成された接合部又は相互接続部は、ＳｎＣｕ、ＳＡＣ、ＳｎＡｇ及びＳｎＢｉなどの典型的なＰｂを含まないはんだと比較して、より良好な熱機械的信頼性を有し得る。
【００１０】
本明細書で使用される「電子アセンブリ」という用語は、例えば、電子パッケージとデバイスとのアセンブリを包含し、例えば、基板へのデバイス若しくはダイの取り付け、プリント回路板への基板の取り付け、又はヒートシンクへのプリント回路板取り付けを含み得る。
（【００１１】以降は省略されています）

関連特許