特許ウォッチ

公開番号2025175683
公報種別公開特許公報(A)
公開日2025-12-03
出願番号2024081897
出願日2024-05-20
発明の名称半導体装置
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類H01L 23/48 20060101AFI20251126BHJP(基本的電気素子)
要約【課題】組立性の悪化を抑制でき、かつ小型化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置は、ベース部材1aと、第1半導体素子2と、第2半導体素子3とを備える。第2半導体素子3は、第1半導体素子2より平面サイズが小さい。第1半導体素子2と第2半導体素子3とは第1方向DR1において並んでいる。ベース部材1aには、第1半導体素子2を囲むように第1溝4が形成されている。ベース部材1aには、第2半導体素子3を囲むように第2溝5が形成されている。第1半導体素子2と第2半導体素子3との間の領域において、第1溝4と第2溝5とは重なっている。第1方向DR1と直交する方向である第2方向DR2において、第1半導体素子2を挟むように配置されている第1溝4の部分の間の距離L1よりも、第2半導体素子3を挟むように配置されている第2溝5の部分の間の距離L2が小さい。
【選択図】図2
特許請求の範囲【請求項１】
導電性材料により構成されるベース部材と、
前記ベース部材に、接合材により接続される第１半導体素子と、
前記ベース部材に、接合材により接続され、前記第１半導体素子より平面サイズの小さい第２半導体素子とを備え、
前記第１半導体素子と前記第２半導体素子とは第１方向において並んでおり、
前記ベース部材には、前記第１半導体素子を囲むように第１溝が形成され、
前記ベース部材には、前記第２半導体素子を囲むように第２溝が形成され、
前記第１半導体素子と前記第２半導体素子との間の領域において、前記第１溝と前記第２溝とは重なっており、
前記第１方向と直交する方向である第２方向において、前記第１半導体素子を挟むように配置されている前記第１溝の部分の間の距離よりも、前記第２半導体素子を挟むように配置されている前記第２溝の部分の間の距離が小さい、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
端子と、
前記端子と前記ベース部材とを電気的に接続する接続部と、
前記ベース部材および前記接続部を覆う絶縁性の樹脂とを備え、
前記端子は前記樹脂から突出しており、
前記第１方向において、前記接続部から前記第１溝までの距離より、前記接続部から前記第２溝までの距離は大きい、請求項１に記載の半導体装置。
【請求項３】
前記ベース部材と前記接続部とは別体であり、
前記ベース部材と前記接続部とは、はんだまたは合金層を介して接合されている、請求項２に記載の半導体装置。
【請求項４】
前記ベース部材と前記接続部とは一体の金属部材により構成されている、請求項２に記載の半導体装置。
【請求項５】
前記第２方向において、前記ベース部材の端部と前記第２溝との間の距離は、前記ベース部材の前記端部と前記第１溝との間の距離より大きい、請求項１に記載の半導体装置。
【請求項６】
前記第２方向において、前記ベース部材の一方の端部と前記第２溝との間の距離は、前記ベース部材の他方の端部と前記第２溝との間の距離と異なる、請求項１に記載の半導体装置。
【請求項７】
前記第１溝および前記第２溝の断面形状がＶ字状である、請求項１に記載の半導体装置。
【請求項８】
前記第１半導体素子および前記第２半導体素子の少なくともいずれか一方を制御する第３半導体素子を備え、
前記第１方向において、前記第３半導体素子から前記第１溝までの距離より、前記第３半導体素子から前記第２溝までの距離は小さく、
前記第１方向において、前記第１半導体素子を挟むように配置されている前記第１溝の部分の間の距離よりも、前記第２半導体素子を挟むように配置されている前記第２溝の部分の間の距離が小さい、請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１半導体素子と前記第２半導体素子とを電気的に接続する主電流配線と、
前記第１半導体素子と前記第２半導体素子とのいずれか一方と前記第３半導体素子とを電気的に接続する制御配線とを備え、
前記制御配線の断面積は、前記主電流配線の断面積より小さい、請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、基板の表面上にはんだ等の接合材によって半導体素子が接合された半導体装置が知られている（たとえば、特開２０１７－０９８５０８号公報参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－０９８５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特開２０１７－０９８５０８号公報に開示された半導体装置では、基板の表面において半導体素子の角部に面する位置に複数の溝が形成され、当該溝の内部まで接合材を充填させている。上記半導体装置では、接合材を溝の内部に充填するため、接合材が溝から溢れるように配置されている。この結果、接合材を溶融させて半導体素子を基板表面に固定するときに、半導体素子の位置がずれて半導体素子の移動量（すなわち設計時に想定された位置からのずれ量）が大きくなる可能性がある。
【０００５】
このように半導体素子の移動量が大きくなると、半導体素子に接合されるワイヤの位置がずれて短絡が発生したり、半導体素子に対するワイヤの接合工程自体がうまく行かなかったりと、半導体装置の組立性が悪化する。さらに、複数の半導体素子に対して個別に独立した溝を形成しているため、半導体装置の小型化という点で改善の余地があった。
【０００６】
そこで、本開示は、組立性の悪化を抑制でき、かつ小型化を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、ベース部材と、第１半導体素子と、第２半導体素子とを備える。ベース部材は導電性材料により構成される。第１半導体素子は、ベース部材に接合材により接続される。第２半導体素子は、ベース部材に接合材により接続される。第２半導体素子は、第１半導体素子より平面サイズが小さい。第１半導体素子と第２半導体素子とは第１方向において並んでいる。ベース部材には、第１半導体素子を囲むように第１溝が形成されている。ベース部材には、第２半導体素子を囲むように第２溝が形成されている。第１半導体素子と第２半導体素子との間の領域において、第１溝と第２溝とは重なっている。第１方向と直交する方向である第２方向において、第１半導体素子を挟むように配置されている第１溝の部分の間の距離よりも、第２半導体素子を挟むように配置されている第２溝の部分の間の距離が小さい。
【発明の効果】
【０００８】
上記によれば、組立性の悪化を抑制でき、かつ小型化を図ることが可能な半導体装置が得られる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る半導体装置の平面模式図である。
図１に示された半導体装置の部分拡大平面模式図である。
図２の線分ＩＩＩ－ＩＩＩにおける断面模式図である。
図２の線分ＩＶ－ＩＶにおける断面模式図である。
図１に示された半導体装置の第１制御配線の断面模式図である。
図１に示された半導体装置の主電力配線の断面模式図である。
図１に示された半導体装置の第１変形例を示す部分断面模式図である。
図１に示された半導体装置の第２変形例を示す部分断面模式図である。
図１に示された半導体装置の第３変形例を示す部分断面模式図である。
図１に示された半導体装置の第４変形例を示す部分断面模式図である。
図１に示された半導体装置の第５変形例を示す部分断面模式図である。
図１に示された半導体装置の第６変形例を示す部分断面模式図である。
実施の形態２に係る半導体装置の部分拡大平面模式図である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（【００１１】以降は省略されています）

関連特許