特許ウォッチ

公開番号2025161580
公報種別公開特許公報(A)
公開日2025-10-24
出願番号2024064889
出願日2024-04-12
発明の名称半導体装置の製造方法及び半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20251017BHJP()
要約【課題】トレンチ底部におけるチャージトラップを抑制できる半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】半導体装置の製造方法は、半導体層にトレンチとメサ部を形成する工程と、トレンチ内にフィールドプレート電極を形成する工程と、フィールドプレート電極上、メサ部上、及びメサ部の上部側壁にシリコン窒化膜を形成する工程と、シリコン窒化膜を形成した後、トレンチ内及びメサ部上に化学気相成長法によりシリコン酸化膜を形成する工程と、メサ部上のシリコン酸化膜を化学機械研磨法により除去する工程と、メサ部上のシリコン酸化膜を除去した後、メサ部の上部側壁のシリコン窒化膜及びメサ部上のシリコン窒化膜を除去する工程と、シリコン窒化膜を除去した後、トレンチ内におけるシリコン酸化膜上にゲート電極を形成する工程と、を備える。
【選択図】図5
特許請求の範囲【請求項１】
半導体層に、トレンチと、トレンチに隣接するメサ部とを形成する工程と、
前記トレンチ内に、フィールド絶縁膜を介して、フィールドプレート電極を形成する工程と、
前記フィールドプレート電極上、前記メサ部上、及び前記フィールドプレート電極の上方の前記トレンチに隣接する前記メサ部の上部側壁に、シリコン窒化膜を形成する工程と、
前記シリコン窒化膜を形成した後、前記トレンチ内及び前記メサ部上に、化学気相成長法によりシリコン酸化膜を形成する工程と、
前記メサ部上の前記シリコン酸化膜を化学機械研磨法により除去し、前記メサ部上の前記シリコン窒化膜を露出させる工程と、
前記メサ部上の前記シリコン酸化膜を除去した後、前記メサ部の前記上部側壁の前記シリコン窒化膜、及び前記メサ部上の前記シリコン窒化膜を除去する工程と、
前記シリコン窒化膜を除去した後、前記トレンチ内における前記シリコン酸化膜上に、ゲート電極を形成する工程と、
を備える、半導体装置の製造方法。
続きを表示（約 1,200 文字）【請求項２】
前記シリコン酸化膜を形成する工程において、前記メサ部の前記上部側壁に形成される前記シリコン酸化膜の膜厚は、前記フィールドプレート電極上に形成される前記シリコン酸化膜の膜厚よりも薄い、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン窒化膜を形成する前に、前記フィールドプレート電極の上部を酸化する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン窒化膜を形成する前に、前記メサ部の前記上部側壁に形成された前記フィールド絶縁膜を除去する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記上部側壁の前記フィールド絶縁膜を除去した後、前記シリコン窒化膜を形成する前に、前記上部側壁を酸化する工程をさらに備える、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記上部側壁の前記シリコン窒化膜を除去する前に、前記上部側壁の前記シリコン窒化膜に形成された前記シリコン酸化膜を除去する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項７】
第１導電型の第１半導体層と、前記第１半導体層上に設けられた第２導電型の第２半導体層と、前記第２半導体層上に設けられ、前記第１半導体層よりも第１導電型不純物濃度が高い第１導電型の第３半導体層と、を有するメサ部と、
前記メサ部に隣接するトレンチ構造部であって、ゲート電極と、前記ゲート電極と前記第２半導体層との間に設けられたゲート絶縁膜と、前記ゲート電極の下方に位置するフィールドプレート電極と、前記フィールドプレート電極と前記ゲート電極との間に設けられた絶縁層と、前記フィールドプレート電極と前記第１半導体層との間に設けられたフィールド絶縁膜と、を有するトレンチ構造部と、
を備え、
前記絶縁層は、第１シリコン酸化膜と、シリコン窒化膜と、第２シリコン酸化膜と、を有し、
前記第１シリコン酸化膜は、前記フィールドプレート電極と前記シリコン窒化膜との間に設けられ、
前記シリコン窒化膜は、前記第１シリコン酸化膜と前記第２シリコン酸化膜との間に設けられ、
前記第２シリコン酸化膜は、前記シリコン窒化膜と前記ゲート電極との間に設けられ、
前記シリコン窒化膜の厚さは、前記第２シリコン酸化膜の厚さよりも薄く、
前記フィールド絶縁膜は、窒化シリコンを含まない、半導体装置。
【請求項８】
前記シリコン窒化膜の厚さは、前記第１シリコン酸化膜の厚さよりも薄い、請求項７に記載の半導体装置。
【請求項９】
前記シリコン窒化膜は、前記第１シリコン酸化膜上の部分の外側に凹形状の部分を有する、請求項７または８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置の製造方法及び半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
パワーデバイスにおいて、トレンチ内にフィールドプレート電極を設け、そのフィールドプレート電極上に絶縁層を介してゲート電極を設けた構成がある。
【先行技術文献】
【特許文献】
【０００３】
特許第７２９３１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、トレンチ底部におけるチャージトラップを抑制できる半導体装置の製造方法及び半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置の製造方法は、半導体層に、トレンチと、トレンチに隣接するメサ部とを形成する工程と、前記トレンチ内に、フィールド絶縁膜を介して、フィールドプレート電極を形成する工程と、前記フィールドプレート電極上、前記メサ部上、及び前記フィールドプレート電極の上方の前記トレンチに隣接する前記メサ部の上部側壁に、シリコン窒化膜を形成する工程と、前記シリコン窒化膜を形成した後、前記トレンチ内及び前記メサ部上に、化学気相成長法によりシリコン酸化膜を形成する工程と、前記メサ部上の前記シリコン酸化膜を化学機械研磨法により除去し、前記メサ部上の前記シリコン窒化膜を露出させる工程と、前記メサ部上の前記シリコン酸化膜を除去した後、前記メサ部の前記上部側壁の前記シリコン窒化膜、及び前記メサ部上の前記シリコン窒化膜を除去する工程と、前記シリコン窒化膜を除去した後、前記トレンチ内における前記シリコン酸化膜上に、ゲート電極を形成する工程と、を備える。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。以下に示す図において、Ｘ軸、Ｙ軸、及びＺ軸により方向を示す。Ｘ軸に沿う方向を第１方向Ｘとする。Ｙ軸に沿う方向を第２方向Ｙとし、第２方向Ｙは第１方向Ｘに直交する。Ｚ軸に沿う方向を第３方向Ｚとし、第３方向Ｚは、第１方向Ｘ及び第２方向Ｙに直交する。本明細書において、ある特定方向の厚さとは、その特定方向における最大厚さを表す。
【０００８】
図１に示すように、実施形態の半導体装置１は、第１電極３１と、第２電極３２と、第３方向Ｚにおいて第１電極３１と第２電極３２との間に設けられた半導体層１０とを備える。半導体装置１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）構造を有する。第１電極３１はＭＯＳＦＥＴにおけるドレイン電極であり、第２電極３２はＭＯＳＦＥＴにおけるソース電極である。例えば、第１電極３１に正電位が与えられ、第２電極３２に０Ｖが与えられる。後述するゲート電極４０のゲート電圧が閾値電圧より高くされたオン状態において、半導体層１０を通じて、第１電極３１と第２電極３２との間を縦方向（第３方向Ｚ）に電流が流れる。第３方向Ｚにおいて、第１電極３１から第２電極３２に向かう方向を上または上方とし、第２電極３２から第１電極３１に向かう方向を下または下方とする。
【０００９】
半導体層１０は、例えば、シリコン層である。本明細書において、半導体層１０における第１導電型をｎ型、第２導電型をｐ型とする。なお、第１導電型はｐ型、第２導電型はｎ型であってもよい。
【００１０】
半導体層１０は、ｎ型の第１半導体層１１と、第１半導体層１１上に設けられたｐ型の第２半導体層１２と、第２半導体層１２上に設けられたｎ型の第３半導体層１３とを有する。第３半導体層１３のｎ型不純物濃度は、第１半導体層１１のｎ型不純物濃度よりも高い。また、半導体層１０は、第１電極３１と第１半導体層１１との間に設けられたｎ型の第４半導体層１４を有する。第４半導体層１４は、第１電極３１に接し、第１電極３１と電気的に接続されている。
（【００１１】以降は省略されています）

関連特許