特許ウォッチ

公開番号2025156826
公報種別公開特許公報(A)
公開日2025-10-15
出願番号2024059536
出願日2024-04-02
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10F 55/00 20250101AFI20251007BHJP()
要約【課題】信号の伝送特性を改善できる半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第1方向及び第2方向に延伸する第1面を有する基板と、第1トランジスタと、受光素子と、受光素子上に設けられた発光素子と、基板の第1面上に設けられる入力端子と、第1トランジスタのソース端と受光素子の第1電極との間を電気的に接続する第1導電体と、第1トランジスタのゲート端と受光素子の第2電極との間を電気的に接続する第2導電体と、発光素子の第3電極と入力端子とを接続する第3導電体と、を備え、発光素子及び入力端子は、第1方向及び第2方向と交差する第3方向に重なる位置に設けられ、第3導電体は、基板の内部に設けられる。
【選択図】図2

特許請求の範囲【請求項１】
第１方向及び第２方向に延伸する第１面を有する基板と、
第１トランジスタと、
受光素子と、
前記受光素子上に設けられた発光素子と、
前記基板の前記第１面上に設けられる入力端子と、
前記第１トランジスタのソース端と前記受光素子の第１電極との間を電気的に接続する第１導電体と、
前記第１トランジスタのゲート端と前記受光素子の第２電極との間を電気的に接続する第２導電体と、
前記発光素子の第３電極と前記入力端子とを接続する第３導電体と、
を備え、
前記発光素子及び前記入力端子は、前記第１方向及び前記第２方向と交差する第３方向に重なる位置に設けられ、
前記第３導電体は、前記基板の内部に設けられる、
半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記入力端子、前記基板、前記発光素子、及び前記受光素子は、前記第３方向にこの順に並ぶように配置される、
請求項１記載の半導体装置。
【請求項３】
前記受光素子の受光面は、前記発光素子の照射面と向かい合うように設けられる、
請求項１記載の半導体装置。
【請求項４】
前記基板は、前記第１方向及び前記第２方向に延伸する、前記第１面とは異なる第２面を更に有し、
前記第１導電体及び前記第２導電体は、前記基板の内部及び前記第２面上に設けられる、
請求項１記載の半導体装置。
【請求項５】
前記基板の前記第１面上に設けられる出力端子と、
前記出力端子と前記第１トランジスタのドレイン端との間を電気的に接続する第４導電体と、
を更に備え、
前記第４導電体は、前記基板の内部に設けられる、
請求項１記載の半導体装置。
【請求項６】
前記第１トランジスタは、前記基板の内部に、前記基板に埋め込まれるように設けられる、
請求項１記載の半導体装置。
【請求項７】
前記基板は、前記第２面に前記第３方向に窪んだ開口部を含み、
前記発光素子は、前記基板の前記開口部に、前記第１トランジスタと前記第１方向に並ぶように設けられ、
前記受光素子の前記第１電極は、前記基板の前記第２面上で前記第１導電体に接し、
前記受光素子の前記第２電極は、前記基板の前記第２面上で前記第２導電体に接する、
請求項４記載の半導体装置。
【請求項８】
前記第１導電体及び前記第２導電体は、前記基板の外側で前記第３方向に延伸する部分を更に有し、
前記発光素子の前記第３電極は、前記基板の前記第２面上で前記第３導電体に接する、
請求項４記載の半導体装置。
【請求項９】
前記第１トランジスタと前記第２方向に並ぶように設けられた第２トランジスタと、
前記第２トランジスタのゲート端と前記受光素子の第４電極との間を電気的に接続する第５導電体と、
を更に備え、
前記第１導電体は、前記第２トランジスタのソース端と、前記第１トランジスタのソース端及び前記受光素子の前記第１電極と、の間を更に電気的に接続する、
請求項１記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体装置として、フォトリレー装置が知られている。フォトリレー装置は、発光素子及び受光素子を含む半導体リレーの装置である。フォトリレー装置は、無接点のリレーであり、交流信号又は直流信号の伝送に用いられる。
【先行技術文献】
【特許文献】
【０００３】
特許第３５０５９８６号公報
実開平５－０２８０５９号公報
特許第４１２１５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信号の伝送特性を改善できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１方向及び第２方向に延伸する第１面を有する基板と、第１トランジスタと、受光素子と、受光素子上に設けられた発光素子と、基板の第１面上に設けられる入力端子と、第１トランジスタのソース端と受光素子の第１電極との間を電気的に接続する第１導電体と、第１トランジスタのゲート端と受光素子の第２電極との間を電気的に接続する第２導電体と、発光素子の第３電極と入力端子とを接続する第３導電体と、を備え、発光素子及び入力端子は、第１方向及び第２方向と交差する第３方向に重なる位置に設けられ、第３導電体は、基板の内部に設けられる。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係るフォトリレー装置の回路構成の一例を示す回路図。
図２は、第１実施形態に係るフォトリレー装置の全体構造の一例を示す斜視図。
図３は、第１実施形態に係るフォトリレー装置に含まれる各種素子の平面レイアウトの一例を示す平面図。
図４は、第１実施形態に係るフォトリレー装置の断面構造の一例を示す、図３のＩＶ－ＩＶ線に沿った断面図。
図５は、第１実施形態に係るフォトリレー装置の断面構造の一例を示す、図３のＶ－Ｖ線に沿った断面図。
図６は、第１実施形態に係るフォトリレー装置の断面構造の一例を示す、図３のＶＩ－ＶＩ線に沿った断面図。
図７は、第１実施形態に係るフォトリレー装置の断面構造の一例を示す、図３のＶＩＩ－ＶＩＩ線に沿った断面図。
図８は、第１実施形態に係るフォトリレー装置の製造途中の断面構造の一例を示す断面図。
図９は、第１実施形態に係るフォトリレー装置の製造途中の断面構造の一例を示す断面図。
図１０は、第１実施形態に係るフォトリレー装置の製造途中の断面構造の一例を示す断面図。
図１１は、第１実施形態に係るフォトリレー装置の製造途中の断面構造の一例を示す断面図。
図１２は、第１実施形態に係るフォトリレー装置の製造途中の断面構造の一例を示す断面図。
図１３は、第２実施形態に係るフォトリレー装置の全体構造の一例を示す斜視図。
図１４は、第２実施形態に係るフォトリレー装置の断面構造の一例を示す断面図。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。
【０００８】
以下の説明において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が常時あるいは選択的に導電性となる中間要素を介して間接的に、又は中間要素を介することなく直接的に第２要素に接続されていることを含む。
【０００９】
第１実施形態について説明する。以下では、実施形態に係る半導体装置の例として、フォトリレー装置について説明する。
【００１０】
図１は、第１実施形態に係るフォトリレー装置の回路構成の一例を示す回路図である。図１を用いて、第１実施形態における、フォトリレー装置１の回路構成の一例について説明する。
（【００１１】以降は省略されています）

関連特許