特許ウォッチ

公開番号2025159496
公報種別公開特許公報(A)
公開日2025-10-21
出願番号2024062097
出願日2024-04-08
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20251014BHJP()
要約【課題】アバランシェ耐量が向上する半導体装置を提供する。
【解決手段】
実施形態の半導体装置は、第1の面と第2の面とを有する半導体層と、第1の面の側の、第1の面に平行な第1の方向に延びた第1のゲート電極と、第1の方向に延び、第1のゲート電極に対し第1の面に平行で第1の方向に垂直な第2の方向に設けられた第2のゲート電極と、第1の面の側の第1の電極と、第2の面の側の第2の電極と、を備える。第1の電極は、第1の部分と第2の部分とを含み、第1の部分及び第2の部分は第1のゲート電極と第2のゲート電極との間に設けられ、第1の部分及び第2の部分は半導体層に接し、第2の部分は第1の部分の第1の方向に設けられ、第1の部分及び第2の部分は第2の方向において半導体層に挟まれ、第2の部分の第2の方向の第2の幅は第1の部分の第2の方向の第1の幅より広い、又は、第2の部分の第2の深さは第1の部分の第1の深さより深い。
【選択図】図2
特許請求の範囲【請求項１】
第１の面と、前記第１の面に対向する第２の面とを有する半導体層であって、
第１導電形の第１の半導体領域と、
前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、
前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、
を含む半導体層と、
前記半導体層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びた第１のゲート電極と、
前記半導体層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられた第２のゲート電極と、
前記第１のゲート電極と前記半導体層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記半導体層との間に設けられた第２のゲート絶縁層と、
前記半導体層に対し前記第１の面の側に設けられ、前記第３の半導体領域に電気的に接続された第１の電極と、
前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に電気的に接続された第２の電極と、を備え、
前記第１の電極は、第１の部分と第２の部分とを含み、
前記第１の部分及び前記第２の部分は前記第１のゲート電極と前記第２のゲート電極との間に設けられ、
前記第１の部分及び前記第２の部分は前記第２の半導体領域に接し、
前記第２の部分は前記第１の部分の前記第１の方向に設けられ、
前記第１の部分は前記第２の方向において前記半導体層の一部と別の一部との間に挟まれ、
前記第２の部分は前記第２の方向において前記半導体層の一部と別の一部との間に挟まれ、
前記第２の部分の前記第２の方向の第２の幅は前記第１の部分の前記第２の方向の第１の幅より広い、又は、前記第２の部分の第２の深さは前記第１の部分の第１の深さより深い、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１の電極は、複数の前記第１の部分と複数の前記第２の部分とを含み、前記第１の部分と前記第２の部分は、前記第１の方向に交互に繰り返し設けられる、請求項１記載の半導体装置。
【請求項３】
前記第１の部分は前記第３の半導体領域と接し、前記第２の部分は前記第３の半導体領域と接しない、請求項１記載の半導体装置。
【請求項４】
前記半導体層は、前記第１の面の側に設けられ前記第１の方向に延びた第１のトレンチと、前記第１の面の側に設けられ前記第１の方向に延びた第２のトレンチと、を更に含み、
前記第１のゲート電極は前記第１のトレンチの中に設けられ、
前記第２のゲート電極は前記第２のトレンチの中に設けられる、請求項１記載の半導体装置。
【請求項５】
前記第１のトレンチの中に設けられ、前記第１のゲート電極と前記第２の面との間に設けられた第１のフィールドプレート電極と、
前記第２のトレンチの中に設けられ、前記第２のゲート電極と前記第２の面との間に設けられた第２のフィールドプレート電極と、
前記第１のフィールドプレート電極と前記半導体層との間に設けられた第１のフィールドプレート絶縁層と、
前記第２のフィールドプレート電極と前記半導体層との間に設けられた第２のフィールドプレート絶縁層と、
前記第１のゲート電極と前記第１のフィールドプレート電極との間に設けられた第１の電極間絶縁層と、
前記第２のゲート電極と前記第２のフィールドプレート電極との間に設けられた第２の電極間絶縁層と、を更に備える、請求項４記載の半導体装置。
【請求項６】
前記第３の半導体領域を含む素子領域と、
前記第３の半導体領域を含まず、前記素子領域を囲む終端領域と、を更に備え、
前記第１の部分は前記素子領域に設けられ、前記第２の部分は前記終端領域に設けられる、請求項１記載の半導体装置。
【請求項７】
前記第２の幅は、前記第１の幅の１．２倍以上３倍以下である、請求項１記載の半導体装置。
【請求項８】
前記第２の深さは、前記第１の深さの１．２倍以上２倍以下である、請求項１記載の半導体装置。
【請求項９】
前記第２の半導体領域は、第１の領域と、前記第１の領域と前記第１の面との間に設けられ前記第１の部分及び前記第２の部分に接し前記第１の領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２の領域と、を含む、請求項１記載の半導体装置。
【請求項１０】
前記第１の部分の前記第１の方向の第１の長さは、前記第２の部分の前記第１の方向の第２の長さより長い、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
パワー半導体装置の一例として、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）がある。ＭＯＳＦＥＴでは、アバランシェ耐量の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１１３７１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、アバランシェ耐量が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面とを有する半導体層であって、第１導電形の第１の半導体領域と、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、を含む半導体層と、前記半導体層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びた第１のゲート電極と、前記半導体層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられた第２のゲート電極と、前記第１のゲート電極と前記半導体層との間に設けられた第１のゲート絶縁層と、前記第２のゲート電極と前記半導体層との間に設けられた第２のゲート絶縁層と、前記半導体層に対し前記第１の面の側に設けられ、前記第３の半導体領域に電気的に接続された第１の電極と、前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に電気的に接続された第２の電極と、を備え、前記第１の電極は、第１の部分と第２の部分とを含み、前記第１の部分及び前記第２の部分は前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分及び前記第２の部分は前記第２の半導体領域に接し、前記第２の部分は前記第１の部分の前記第１の方向に設けられ、前記第１の部分は前記第２の方向において前記半導体層の一部と別の一部との間に挟まれ、前記第２の部分は前記第２の方向において前記半導体層の一部と別の一部との間に挟まれ、前記第２の部分の前記第２の方向の第２の幅は前記第１の部分の前記第２の方向の第１の幅より広い、又は、前記第２の部分の第２の深さは前記第１の部分の第１の深さより深い。
【図面の簡単な説明】
【０００６】
第１の実施形態の半導体装置の模式図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の模式断面図。
比較形態の半導体装置の一部の模式断面図。
比較形態の半導体装置の一部の模式上面図。
第１の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第１の変形例の半導体装置の一部の模式上面図。
第１の実施形態の第２の変形例の半導体装置の一部の模式上面図。
第１の実施形態の第３の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第４の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第５の変形例の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式上面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第２の実施形態の第１の変形例の半導体装置の一部の模式上面図。
第２の実施形態の第２の変形例の半導体装置の一部の模式断面図。
第３の実施形態の半導体装置の模式図。
第３の実施形態の一部の模式上面図。
第３の実施形態の半導体装置の一部の模式上面図。
第３の実施形態の半導体装置の一部の模式断面図。
第３の実施形態の半導体装置の一部の模式断面図。
第３の実施形態の第１の変形例の半導体装置の一部の模式上面図。
第３の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第３の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第３の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第４の実施形態の半導体装置の模式図。
第４の実施形態の一部の模式上面図。
第４の実施形態の半導体装置の一部の模式上面図。
第４の実施形態の半導体装置の一部の模式断面図。
第４の実施形態の第１の変形例の半導体装置の一部の模式上面図。
第４の実施形態の第１の変形例の半導体装置の一部の模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００８】
本明細書中、ｎ
＋
形、ｎ形、ｎ
－
形との表記がある場合、ｎ
＋
形、ｎ形、ｎ
－
形の順でｎ形不純物濃度が低くなっていることを意味する。また、ｐ
＋
形、ｐ形、ｐ
－
形の表記がある場合、ｐ
＋
形、ｐ形、ｐ
－
形の順で、ｐ形不純物濃度が低くなっていることを意味する。
【０００９】
半導体装置の不純物濃度は、例えば、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により測定することが可能である。また、半導体装置の不純物濃度の相対的な高低は、例えば、ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、半導体装置の不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また、半導体装置の不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【００１０】
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、ＳＩＭＳ、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（ＲｕｔｈｅｒｆｏｒｄＢａｃｋ－ＳｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、走査型電子顕微鏡（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＳＥＭ）又は透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（【００１１】以降は省略されています）

関連特許