特許ウォッチ

公開番号2025157948
公報種別公開特許公報(A)
公開日2025-10-16
出願番号2024060327
出願日2024-04-03
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20251008BHJP()
要約【課題】反りを低減できる半導体装置を提供すること。
【解決手段】半導体装置は、第1電極と、第2電極と、第1方向に並ぶ複数のメサ部を有する半導体層と、第1方向においてメサ部に隣接し、第2方向に延びるゲート電極と、第1方向においてメサ部に隣接し、第2方向に延びる導電部材と、第1電極とメサ部とを電気的に接続する第1接続部と、第1電極と導電部材とを電気的に接続する第2接続部と、を備える。第1電極は、導電部材の上方に位置する第1開口部を有する。導電部材の上方において、第1開口部と第2接続部とが第2方向に沿って並ぶ。
【選択図】図2
特許請求の範囲【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体層であって、第１方向に並ぶ複数のメサ部を有する半導体層と、
前記第１電極と前記半導体層との間に設けられた絶縁層と、
前記第１方向において前記メサ部に隣接し、前記第１方向に直交する第２方向に延びるゲート電極と、
前記ゲート電極と前記メサ部との間に設けられた第１絶縁膜と、
前記第１方向において前記メサ部に隣接し、前記第２方向に延びる導電部材と、
前記導電部材と前記メサ部との間に設けられた第２絶縁膜と、
前記第１電極と前記メサ部との間に設けられ、前記第１電極と前記メサ部とを電気的に接続する第１接続部と、
前記第１電極と前記導電部材との間に設けられ、前記第１電極と前記導電部材とを電気的に接続する第２接続部と、
を備え、
前記第１電極は、前記導電部材の上方に位置する第１開口部を有し、
前記導電部材の上方において、前記第１開口部と前記第２接続部とが前記第２方向に沿って並ぶ、半導体装置。
続きを表示（約 1,400 文字）【請求項２】
１つの前記導電部材の上方に、複数の前記第１開口部及び複数の前記第２接続部が配置され、
前記第１開口部と前記第２接続部とが、前記１つの導電部材の上方において前記第２方向に交互に並び、
前記第１方向において隣り合う２つの導電部材のうちの一方の導電部材の前記第１開口部の前記第２方向の位置と、前記２つの導電部材のうちの他方の導電部材の前記第１開口部の前記第２方向の位置とが、前記第２方向においてずれている、請求項１に記載の半導体装置。
【請求項３】
前記第１電極は、前記ゲート電極の上方に位置し、前記絶縁層に達する第２開口部を有する、請求項１または２に記載の半導体装置。
【請求項４】
複数の前記第２開口部が、前記ゲート電極の上方において前記第２方向に並んでいる、請求項３に記載の半導体装置。
【請求項５】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体層であって、第１方向に並ぶ複数のメサ部を有する半導体層と、
前記第１電極と前記半導体層との間に設けられた絶縁層と、
前記第１方向において前記メサ部に隣接し、前記第１方向に直交する第２方向に延びるゲート電極と、
前記ゲート電極と前記メサ部との間に設けられた第１絶縁膜と、
前記第１方向において前記メサ部に隣接し、前記第２方向に延びる導電部材と、
前記導電部材と前記メサ部との間に設けられた第２絶縁膜と、
前記第１電極と前記メサ部との間に設けられ、前記第１電極と前記メサ部とを電気的に接続する第１接続部と、
前記第１電極と前記導電部材との間に設けられ、前記第１電極と前記導電部材とを電気的に接続する第２接続部と、
を備え、
前記第１電極は、前記絶縁層上に設けられた第１層と、前記第１層上に設けられた第２層とを有し、
前記第１層は、第１部分と、前記第１部分よりも薄く、前記導電部材の上方に位置する第２部分とを有し、
前記第２層は、前記第２部分の上方に位置する凹部を有する、半導体装置。
【請求項６】
前記第２部分及び前記凹部は、前記第２方向に延びる、請求項５に記載の半導体装置。
【請求項７】
前記メサ部は、
第１導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層上に設けられ、前記第１半導体層よりも第１導電型不純物濃度が高い第１導電型の第３半導体層と、
を有し、
前記第１接続部は、前記第３半導体層に接し、
前記ゲート電極の側面は、前記第１方向において、前記第１絶縁膜を介して前記第２半導体層に対向する、請求項１または５に記載の半導体装置。
【請求項８】
前記メサ部は、前記第２半導体層上に設けられ、前記第２半導体層よりも第２導電型不純物濃度が高い第２導電型の第４半導体層をさらに有し、
前記第１接続部は、前記第４半導体層に接する、請求項７に記載の半導体装置。
【請求項９】
前記半導体層は、前記第２電極と前記第１半導体層との間に設けられた第２導電型の第５半導体層をさらに有する、請求項７に記載の半導体装置。
【請求項１０】
前記第１電極の前記第１開口部は、前記絶縁層に達する、請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
トレンチゲート構造の縦型パワーデバイスにおいて、ゲート電極として機能させないダミートレンチを設けた構成がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－１６４８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、反りを低減できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた半導体層であって、第１方向に並ぶ複数のメサ部を有する半導体層と、前記第１電極と前記半導体層との間に設けられた絶縁層と、前記第１方向において前記メサ部に隣接し、前記第１方向に直交する第２方向に延びるゲート電極と、前記ゲート電極と前記メサ部との間に設けられた第１絶縁膜と、前記第１方向において前記メサ部に隣接し、前記第２方向に延びる導電部材と、前記導電部材と前記メサ部との間に設けられた第２絶縁膜と、前記第１電極と前記メサ部との間に設けられ、前記第１電極と前記メサ部とを電気的に接続する第１接続部と、前記第１電極と前記導電部材との間に設けられ、前記第１電極と前記導電部材とを電気的に接続する第２接続部と、を備える。前記第１電極は、前記導電部材の上方に位置する第１開口部を有する。前記導電部材の上方において、前記第１開口部と前記第２接続部とが前記第２方向に沿って並ぶ。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の模式平面図である。
図１におけるＡ－Ａ線断面図である。
第２実施形態の半導体装置の模式平面図である。
図３におけるＢ－Ｂ線断面図である。
ウェーハの反り量のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【０００７】
［第１実施形態］
図１及び図２を参照して、第１実施形態の半導体装置１について説明する。半導体装置１は、第１電極２０と、第２電極３０と、半導体層１０とを有する。
【０００８】
半導体装置１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造を有する。第１電極２０はＩＧＢＴにおけるエミッタ電極であり、第２電極３０はＩＧＢＴにおけるコレクタ電極である。例えば、第２電極３０に正電位が与えられ、第１電極２０にグランド電位が与えられる。後述するゲート電極５１のゲート電圧が閾値電圧より高くされたオン状態において、半導体層１０を通じて、第１電極２０と第２電極３０との間を縦方向（第３方向Ｚ）に電流が流れる。第３方向Ｚにおいて、第２電極３０から第１電極２０に向かう方向を上または上方とし、第１電極２０から第２電極３０に向かう方向を下または下方とする。
【０００９】
半導体層１０は、第３方向Ｚにおいて、第１電極２０と第２電極３０との間に位置する。半導体層１０は、第１方向Ｘに並び、第２方向Ｙに延びる複数のメサ部１０Ａを有する。第１方向Ｘ及び第２方向Ｙは、第３方向Ｚに垂直な面内で互いに直交する。半導体層１０は、例えば、シリコン層である。半導体層１０は、炭化シリコン層、または窒化ガリウム層であってもよい。本明細書では、半導体層１０の導電型において、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【００１０】
半導体層１０は、ｎ型の第１半導体層１１と、第１半導体層１１上に設けられたｐ型の第２半導体層１２と、第２半導体層１２上に設けられたｎ型の第３半導体層１３とを有する。第３半導体層１３のｎ型不純物濃度は、第１半導体層１１のｎ型不純物濃度よりも高い。また、半導体層１０は、第２電極３０と第１半導体層１１との間に設けられたｐ型の第５半導体層１５を有する。第５半導体層１５のｐ型不純物濃度は、第２半導体層１２のｐ型不純物濃度よりも高い。第５半導体層１５は、第２電極３０に接し、第２電極３０と電気的に接続されている。
（【００１１】以降は省略されています）

関連特許