特許ウォッチ

公開番号2025156916
公報種別公開特許公報(A)
公開日2025-10-15
出願番号2024059675
出願日2024-04-02
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20251007BHJP()
要約【課題】リーク電流を低減できる半導体装置を提供すること。
【解決手段】半導体装置は、第1電極上に設けられた第1導電型の第1半導体層であって、第1方向において互いに離れて位置し、第2方向に延びる複数のメサ部を有する第1半導体層と、メサ部の上部に設けられた凹部に位置し、第2方向に延びる第2電極と、第1方向においてメサ部に隣接するゲート電極と、メサ部とゲート電極との間に設けられた絶縁膜と、第2電極の第2方向における端部に接する第2導電型の第2半導体層とを備える。メサ部は、第1方向において絶縁膜を介してゲート電極に対向する第1側面と、第1方向において第1側面の反対側に位置し、第2電極が接する第2側面とを有する。
【選択図】図2
特許請求の範囲【請求項１】
第１電極と、
前記第１電極上に設けられた第１導電型の第１半導体層であって、第１方向において互いに離れて位置し、前記第１方向に直交する第２方向に延びる複数のメサ部を有する第１半導体層と、
前記メサ部の上部に設けられた凹部に位置し、前記第２方向に延びる第２電極と、
前記第１方向において前記メサ部に隣接するゲート電極と、
前記メサ部と前記ゲート電極との間に設けられた絶縁膜と、
前記第２電極の前記第２方向における端部に接する第２導電型の第２半導体層と、
を備え、
前記メサ部は、
前記第１方向において前記絶縁膜を介して前記ゲート電極に対向する第１側面と、
前記第１方向において前記第１側面の反対側に位置し、前記第２電極が接する第２側面と、
を有する半導体装置。
続きを表示（約 960 文字）【請求項２】
第１電極と、
前記第１電極上に設けられた第１導電型の第１半導体層であって、第１方向において互いに離れて位置し、前記第１方向に直交する第２方向に延びる複数のメサ部を有する第１半導体層と、
前記メサ部の上部に設けられた凹部に位置し、前記第２方向に延びる第２電極と、
前記第１方向において前記メサ部に隣接するゲート電極と、
前記メサ部と前記ゲート電極との間に設けられた絶縁膜と、
前記第１方向に延び、前記第２電極の前記第２方向における端部に対向する第１導電部材と、
を備え、
前記メサ部は、
前記第１方向において前記絶縁膜を介して前記ゲート電極に対向する第１側面と、
前記第１方向において前記第１側面の反対側に位置し、前記第２電極が接する第２側面と、
を有する半導体装置。
【請求項３】
前記第２方向において前記第２電極の前記端部と前記第１導電部材との間に位置し、前記第２電極の前記端部に接する第２導電型の第２半導体層をさらに備える請求項２に記載の半導体装置。
【請求項４】
前記第１導電部材は、前記ゲート電極と接続されている請求項２または３に記載の半導体装置。
【請求項５】
前記第１導電部材と接続され、前記第２方向に延びる第２導電部材をさらに備え、
前記ゲート電極及び前記第２導電部材は、前記第１導電部材から互いに反対方向に延びる請求項４に記載の半導体装置。
【請求項６】
前記ゲート電極と前記第２導電部材とは、前記第１方向における位置が互いにずれている請求項５に記載の半導体装置。
【請求項７】
前記メサ部は、
前記第１方向において前記ゲート電極と前記第２電極との間に位置するチャネル部と、
前記チャネル部上に設けられ、前記チャネル部よりも第１導電型不純物濃度が高いコンタクト部と、
を有する請求項１または２に記載の半導体装置。
【請求項８】
前記チャネル部と前記第２電極とはショットキー接合を形成し、
前記第２電極は、前記コンタクト部にオーミック接触している請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）において、ｐ型ベース層を設けずに、トレンチコンタクト部におけるソース電極と半導体層とのショットキー接合から伸びる空乏層によってオフ状態を実現するショットキー型ＭＯＳＦＥＴが提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－４５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、リーク電流を低減できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置は、第１電極と、前記第１電極上に設けられた第１導電型の第１半導体層であって、第１方向において互いに離れて位置し、前記第１方向に直交する第２方向に延びる複数のメサ部を有する第１半導体層と、前記メサ部の上部に設けられた凹部に位置し、前記第２方向に延びる第２電極と、前記第１方向において前記メサ部に隣接するゲート電極と、前記メサ部と前記ゲート電極との間に設けられた絶縁膜と、前記第２電極の前記第２方向における端部に接する第２導電型の第２半導体層と、を備える。前記メサ部は、前記第１方向において前記絶縁膜を介して前記ゲート電極に対向する第１側面と、前記第１方向において前記第１側面の反対側に位置し、前記第２電極が接する第２側面と、を有する。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の模式平面図である。
図１におけるＡ部の拡大模式平面図である。
図２におけるＡ－Ａ断面図である。
図２におけるＢ－Ｂ断面図である。
図２におけるＣ－Ｃ断面図である。
図２におけるＤ－Ｄ断面図である。
第２実施形態の半導体装置の模式平面図である。
図７におけるＥ－Ｅ断面図である。
第２実施形態の第１変形例による半導体装置の模式平面図である。
第２実施形態の第２変形例による半導体装置の模式平面図である。
第２実施形態の第３変形例による半導体装置の模式平面図である。
第３実施形態の半導体装置の模式平面図である。
図１２におけるＦ－Ｆ断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、各実施形態について説明する。各図面中、同じ構成には同じ符号を付している。以下に示す図において、Ｘ軸、Ｙ軸、及びＺ軸により方向を示す。Ｘ軸に沿う方向を第１方向Ｘとする。Ｙ軸に沿う方向を第２方向Ｙとし、第２方向Ｙは第１方向Ｘに直交する。Ｚ軸に沿う方向を第３方向Ｚとし、第３方向Ｚは、第１方向Ｘ及び第２方向Ｙに直交する。また、本明細書において、ある特定方向の幅とは、その特定方向における最大幅を表す。
【０００８】
図１に示すように、各実施形態の半導体装置は、素子領域１０１と、終端領域１０２とを有する。終端領域１０２は、素子領域１０１を連続して囲む。半導体装置は、半導体層を備える。本明細書において、半導体層における第１導電型をｎ型、第２導電型をｐ型とする。なお、第１導電型はｐ型、第２導電型はｎ型であってもよい。半導体層は、例えば、シリコン層である。または、半導体層は、炭化シリコン層、窒化ガリウム層などであってもよい。
【０００９】
半導体層上に第２電極９２及びゲートパッド９３が設けられている。ゲートパッド９３は、後述するゲート電極と電気的に接続されている。第２電極９２及びゲートパッド９３のそれぞれに例えばワイヤがボンディングされ、第２電極９２及びゲート電極は外部回路と電気的に接続される。
【００１０】
［第１実施形態］
図２～図６を参照して、第１実施形態の半導体装置について説明する。
（【００１１】以降は省略されています）

関連特許