特許ウォッチ

公開番号2025026339
公報種別公開特許公報(A)
公開日2025-02-21
出願番号2024110959
出願日2024-07-10
発明の名称定電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 3/24 20060101AFI20250214BHJP(制御;調整)
要約【課題】出力電圧の温度特性を向上させることができる定電圧生成回路を提供する。
【解決手段】定電圧生成回路(11)は、複数個の第1トランジスタ部(1A)と複数個の第2トランジスタ部(2A)の少なくとも一方において有効とするトランジスタ部を選択するように構成される選択部(3)を備える。
【選択図】図3A
特許請求の範囲【請求項１】
デプレッション型のＮチャネル型ＭＯＳＦＥＴとして構成される１つまたは直列に接続される複数個の第１トランジスタ部を有する第１トランジスタ段と、
Ｎチャネル型ＭＯＳＦＥＴとして構成される１つまたは直列に接続される複数個の第２トランジスタ部を有し、かつ前記第１トランジスタ段の低電位側に接続される第２トランジスタ段と、
複数個の前記第１トランジスタ部と複数個の前記第２トランジスタ部の少なくとも一方において有効とするトランジスタ部を選択するように構成される選択部と、
前記第２トランジスタ部のゲートに接続され、出力電圧が出力されるように構成される出力端と、
を備え、
前記第１トランジスタ段におけるすべての前記第１トランジスタ部のゲートは、最も低電位側の前記第１トランジスタ部のソースに接続される、定電圧生成回路。
続きを表示（約 1,100 文字）【請求項２】
前記選択部は、前記トランジスタ部をバイパスさせるかを切り替えるように構成されるスイッチを有する、請求項１に記載の定電圧生成回路。
【請求項３】
前記スイッチの制御端に対して出力する第１選択信号を生成するように構成される選択信号生成部をさらに備える、請求項２に記載の定電圧生成回路。
【請求項４】
前記選択信号生成部は、
電源電圧と接地端との間に直列に接続されるヒューズおよび抵抗と、
前記ヒューズと前記抵抗とが接続されるノードから出力される第２選択信号が入力されるように構成されるインバータと、
前記インバータの出力が入力される第１入力端と、第３選択信号が入力される第２入力端と、を含むＯＲ回路と、
を有し、
前記ＯＲ回路から前記第１選択信号が出力される、請求項３に記載の定電圧生成回路。
【請求項５】
前記選択部は、前記トランジスタ部をバイパスさせるかを切り替えるように構成される単位回路を有し、
前記単位回路は、前記トランジスタ部の主電極間において直列に接続されたヒューズおよびスイッチを有する、請求項１に記載の定電圧生成回路。
【請求項６】
前記選択部により選択可能な前記トランジスタ部のそれぞれのゲート長は、２
ｎ
μｍである、請求項１に記載の定電圧生成回路。ただし、ｎは０～ｍの整数である。
【請求項７】
前記選択部により選択可能な前記トランジスタ部の少なくともいずれかは、並列に接続されたトランジスタから構成される、請求項１に記載の定電圧生成回路。
【請求項８】
最も高電位側の前記第１トランジスタ部のドレインに接続されるソースと、前記第１トランジスタ部のゲートに接続されるゲートと、入力電圧の印加端に接続されるドレインと、を有するデプレッション型のＮチャネルＭＯＳＦＥＴとして構成される第３トランジスタ部を備える、請求項１に記載の定電圧生成回路。
【請求項９】
最も高電位側の前記第１トランジスタ部のドレインに接続されるドレインと、最も低電位側の前記第１トランジスタ部のソースに接続されるゲートと、前記出力端に接続されるソースと、を有するＮチャネルＭＯＳＦＥＴとして構成されるＭＯＳトランジスタをさらに備える、請求項１に記載の定電圧生成回路。
【請求項１０】
前記ＭＯＳトランジスタは、デプレッション型である、請求項９に記載の定電圧生成回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、定電圧生成回路の一種として、デプレッション型のＮチャネルＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］とエンハンスメント型のＮチャネルＭＯＳＦＥＴを組み合わせたＥＤ型定電圧源が広く一般に知られている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／１７２００１号
【０００４】
［概要］
ここで、定電圧生成回路において、出力電圧の温度特性には改善の余地があった。
【０００５】
上記状況に鑑み、本開示は、出力電圧の温度特性を向上させることができる定電圧生成回路を提供することを目的とする。
【０００６】
本開示の一態様に係る定電圧生成回路は、
デプレッション型のＮチャネル型ＭＯＳＦＥＴとして構成される１つまたは直列に接続される複数個の第１トランジスタ部を有する第１トランジスタ段と、
Ｎチャネル型ＭＯＳＦＥＴとして構成される１つまたは直列に接続される複数個の第２トランジスタ部を有し、かつ前記第１トランジスタ段の低電位側に接続される第２トランジスタ段と、
複数個の前記第１トランジスタ部と複数個の前記第２トランジスタ部の少なくとも一方において有効とするトランジスタ部を選択するように構成される選択部と、
前記第２トランジスタ部のゲートに接続され、出力電圧が出力されるように構成される出力端と、
を備え、
前記第１トランジスタ段におけるすべての前記第１トランジスタ部のゲートは、最も低電位側の前記第１トランジスタ部のソースに接続される構成としている。
【図面の簡単な説明】
【０００７】
図１は、比較例に係る定電圧生成回路の構成を示す図である。
図２は、本開示の例示的な実施形態に係る定電圧生成回路の構成を示す図である。
図３Ａは、定電圧生成回路の具体的な第１構成例を示す図である。
図３Ｂは、上記第１構成例の変形例を示す図である。
図４は、テーブルマップの一例を示す図である。
図５は、温度特性を模式的に示す図である。
図６は、出力電圧の温度特性の一例を示す図である。
図７は、定電圧生成回路の具体的な第２構成例を示す図である。
図８は、テーブルマップの別の一例を示す図である。
図９は、変形例に係る定電圧生成回路の構成を示す図である。
図１０は、変形例に係る定電圧生成回路の構成を示す図である。
図１１は、ソフトスタート動作の一例を示すフローチャートである。
図１２は、起動時の出力電圧の挙動例を示す波形図である。
図１３は、変形例に係る定電圧生成回路の構成を示す図である。
図１４は、ソフトスタート動作の一例を示すフローチャートである。
【０００８】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【０００９】
＜比較例＞
図１は、定電圧生成回路の比較例（後出の実施形態と対比される基本構成）を示す図である。本比較例の定電圧生成回路１は、いわゆるＥＤ型基準電圧源である。本図に即して述べると、定電圧生成回路１は、トランジスタＭ１と、トランジスタＭ２と、を備える。トランジスタＭ１は、デプレッション型のＮチャネルＭＯＳＦＥＴにより構成される。トランジスタＭ２は、エンハンスメント型のＮチャネルＭＯＳＦＥＴにより構成される。
【００１０】
なお、デプレッション型とは、ゲート・ソース間電圧が０Ｖであってもドレイン電流が流れるものを指す。一方、エンハンスメント型とは、ゲート・ソース間電圧が０Ｖであるときにはドレイン電流が流れないものを指す。
（【００１１】以降は省略されています）

関連特許