特許ウォッチ

公開番号2025060416
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2024130099
出願日2024-08-06
発明の名称基準電圧回路
出願人エイブリック株式会社
代理人
主分類G05F 3/30 20060101AFI20250403BHJP(制御;調整)
要約【課題】NPNトランジスタのコレクタ電圧が温度変化して入力されても安定的に定電圧動作可能な差動増幅回路を備える基準電圧回路を提供する。
【解決手段】差動増幅回路10の入力部となる第1,2のPMOSトランジスタ1,2の共通接続されたソースと共通接続されたバックゲートの間に電圧調整回路30を備える。差動増幅回路10の入力部の一方に入力されるNPNトランジスタのコレクタ電圧が、温度上昇で低下する電圧変化に合わせて、第1,2のPMOSトランジスタ1,2のソースバックゲート間電圧を上昇させるように電圧調整回路30で発生する電圧が調整される。
【選択図】図2
特許請求の範囲【請求項１】
第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタのそれぞれのゲートを入力とし、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタのそれぞれのドレインに第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタのそれぞれのドレインが接続され、
前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのソースとバックゲートは接地端子に接続され、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたソースと接続された第１端と、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたバックゲートと接続された第２端と、電源端子に接続される電源端とを含み、前記第１端と前記第２端との間の電圧を調整可能な電圧調整回路を備える差動増幅回路を備え、
前記電圧調整回路は、前記差動増幅回路の入力電圧の変化に応じて、第１端と第２端との間に発生する電圧が増減するように構成されること
を特徴とする基準電圧回路。
続きを表示（約 1,200 文字）【請求項２】
第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタのそれぞれのゲートを入力とし、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタのそれぞれのドレインに第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタのそれぞれのドレインが接続され、
前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのソースとバックゲートは接地端子に接続され、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたソースと接続された第１端と、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたバックゲートと接続された第２端と、電源端子に接続される電源端とを含み、前記電源端と前記第２端との間に接続される電流源と前記第１端と前記第２端との間に接続される抵抗とを有する電圧調整回路を備える差動増幅回路を備え、
前記抵抗は、前記差動増幅回路の入力電圧の変化に応じて、その両端に発生する電圧が増減するように、抵抗値を調整可能な可変抵抗であること
を特徴とする基準電圧回路。
【請求項３】
第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタのそれぞれのゲートを入力とし、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタのそれぞれのドレインに第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタのそれぞれのドレインが接続され、
前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのソースとバックゲートは接地端子に接続され、
前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたソースと接続された第１端と、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたバックゲートと接続された第２端と、電源端子に接続される電源端とを含み、前記電源端と前記第２端との間に接続される電流源と前記第１端と前記第２端との間に接続される抵抗とを有する電圧調整回路を備える差動増幅回路を備え、
前記電流源は、前記差動増幅回路の入力電圧の変化に応じて、前記抵抗の両端に発生する電圧が増減するように、電流値を調整可能な可変電流源であること
を特徴とする基準電圧回路。
【請求項４】
前記電圧調整回路は、所定の温度範囲にわたり前記第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタのゲート電圧又は閾値電圧よりも低い電圧であって、前記第１のＰＭＯＳトランジスタのゲートに入力される電圧の温度係数の極性と逆極性の温度係数を有する電圧を発生可能に構成されること
を特徴とする請求項１から３のいずれか一項に記載の基準電圧回路。
【請求項５】
前記電圧調整回路は、第１端と第２端との間に、前記所定の温度範囲にわたり０．１０Ｖ以上０．３０Ｖ以下の電圧を発生可能に構成される
請求項４に記載の基準電圧回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、基準電圧回路に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
入力される二つの電圧を差動増幅して基準電圧を出力する基準電圧回路が知られている。差動増幅回路を備える基準電圧回路において、差動増幅回路の入力端に入力される電圧は、例えば、ダイオード等のＰＮ接合面を持つＰＮ接合素子の電圧に基づく電圧である。差動増幅回路を備える基準電圧回路では、安定的に定電圧動作をさせるため、差動増幅回路を構成する各トランジスタを、５極管領域とも呼ばれる、飽和領域にて動作させるのが一般的である。差動増幅回路の入力にＮＰＮ型のバイポーラトランジスタ（以下、単に「ＮＰＮトランジスタ」と称する）を用いたバンドギャップ型基準電圧回路(以下、単に「基準電圧回路」という)が提案されている（例えば、特許文献１参照）。
【０００３】
基準電圧回路が備える従来の差動増幅回路の一例としては、例えば、特許文献２の図６に示される差動増幅回路（３）がある。特許文献２において例示される差動増幅回路（３）では、Ｐチャネルの電界効果トランジスタ（ＦＥＴ）の一例であるＰＭＯＳトランジスタ（以下、単に「ＰＭＯＳトランジスタ」と称する）（Ｐ３２）がオンし、ＰＭＯＳトランジスタ（Ｐ３２）のドレインと接続されているＮチャネルのＦＥＴの一例であるＮＭＯＳトランジスタ（以下、単に「ＮＭＯＳトランジスタ」と称する）（Ｎ３１）がオンすることで、ＰＭＯＳトランジスタ（Ｐ３２）及びＮＭＯＳトランジスタ（Ｎ３１）に第１電流が流れる。また、ＰＭＯＳトランジスタ（Ｐ３３）がオンし、ＰＭＯＳトランジスタ（Ｐ３３）のドレインと接続されているＮＭＯＳトランジスタ（Ｎ３２）がオンすることで、ＮＭＯＳトランジスタＮ３２とＰＭＯＳトランジスタ（Ｐ３３）に第２電流が流れる。差動増幅回路（３）は、第１電流及び第２電流を比較し、差動増幅して、出力端子（Ｏ１及びＯ２の少なくとも一方）から出力電圧を出力する。
【０００４】
従来の差動増幅回路を備える基準電圧回路は、例えば、特許文献１の図１４に示されるように、差動増幅回路の出力電圧に基づく２個の電圧（ＶＡ，ＶＢ）を発生させ、それぞれ、差動増幅回路の第１入力電圧及び第２入力電圧として入力することで、負帰還制御され、温度依存性のない基準電圧（ＶＲＥＦ）を得ている。
【先行技術文献】
【特許文献】
【０００５】
特開平１０－３０３６５８号公報
特開２００５－１３６４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されるような、２個のＰＭＯＳトランジスタと、２個のＮＭＯＳトランジスタと、で構成される差動増幅回路を備える従来の基準電圧回路では、例えば２Ｖ（ボルト）以下の低い電源電圧で定電圧動作をさせることが困難であった。より具体的に説明すれば、従来の基準電圧回路では、外部の温度の変化に伴って、差動増幅回路の入力端に供給される電圧が低下し過ぎることがある。
【０００７】
基準電圧回路を定電圧動作させるにあたり、安定した動作を得るためには基準電圧回路が備える差動増幅回路を構成する各ＭＯＳトランジスタを飽和動作させる必要がある。ここで、従来の差動増幅回路を特許文献２に記載の差動増幅回路（３）とし、差動増幅回路（３）の入力電圧として、コレクタとベースが接続（いわゆるダイオード接続）されたＮＰＮトランジスタのコレクタ電圧を用いる場合を例に説明する。
【０００８】
差動増幅回路（３）では、ＰＭＯＳトランジスタ（Ｐ３２）のゲートに印加される電圧が、温度変化などの外的要因によって低下した場合、ＰＭＯＳトランジスタ（Ｐ３２）のソース電圧が低下する。ＰＭＯＳトランジスタ（Ｐ３２）のソース電圧の低下は、ＰＭＯＳトランジスタ（Ｐ３２）のドレインソース間電圧を低下させるので、ＰＭＯＳトランジスタ（Ｐ３２）が飽和動作できなくなり得る。すなわち、ＰＭＯＳトランジスタ（Ｐ３２）が非飽和動作してしまい得る。一方、ＰＭＯＳトランジスタ（Ｐ３２）のゲートに印加される電圧が上昇した場合、ＰＭＯＳトランジスタ（Ｐ３２）のソース電圧が上昇して、電流源として動作するＰＭＯＳトランジスタ（Ｐ３１）のドレインソース間電圧が低下して非飽和動作となり得る。ＰＭＯＳトランジスタ（Ｐ３１）が非飽和動作になると、ＰＭＯＳトランジスタ（Ｐ３１）が、所定の定電流を流せなくなり得る。このように、従来の回路構成では、ＰＭＯＳトランジスタ（Ｐ３２）のソース電圧に要求される制限（飽和動作が可能な電圧範囲の狭さ）が存在しており、各ＭＯＳトランジスタを飽和動作させつつ、電源電圧（ＶＤＤ）として入力可能な最低動作電圧を低く抑えることが困難であった。
【０００９】
本発明は、上述した事情を考慮し、基準電圧回路が備える、例えば、ダイオード接続されたＮＰＮトランジスタのコレクタ電圧のようなＰＮ接合素子の電圧に基づく電圧が外部の温度変化によって変化して差動増幅回路に入力されたとしても、従来よりも最低動作電圧を低く抑えつつ安定的に定電圧動作可能な差動増幅回路を備える基準電圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の実施形態に係る基準電圧回路は、第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタのそれぞれのゲートを入力とし、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタのそれぞれのドレインに第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタのそれぞれのドレインが接続され、前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのソースとバックゲートは接地端子に接続され、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたソースと接続された第１端と、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタの共通接続されたバックゲートと接続された第２端と、電源端子に接続される電源端とを含み、前記第１端と前記第２端との間の電圧を調整可能な電圧調整回路を備える差動増幅回路を備え、前記電圧調整回路は、前記差動増幅回路の入力電圧の変化に応じて、第１端と第２端との間に発生する電圧が増減するように構成されることを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許