特許ウォッチ

公開番号2025086110
公報種別公開特許公報(A)
公開日2025-06-06
出願番号2023199934
出願日2023-11-27
発明の名称基準電圧回路
出願人三栄ハイテックス株式会社
代理人個人
主分類G05F 3/16 20060101AFI20250530BHJP(制御;調整)
要約【課題】基準電圧回路の電力消費を抑制しつつ、基準電圧を安定化させる技術を提供する。
【解決手段】電荷補正回路133は、サブADC11でのアナログ信号A₀の変換結果に応じて設定される補正電荷を、プラス側基準電圧源131及びマイナス側基準電圧源132の出力端に供給する。補正電荷は、MDAC12での処理に関与するコンデンサC1～C8の組み合わせに応じて発生する、プラス側基準電圧源131及びマイナス側基準電圧源132からDAC12への供給電荷の変動が抑制されるように設定される。
【選択図】図3
特許請求の範囲【請求項１】
アナログ入力信号をアナログデジタル変換するＡＤＣでの変換結果に従って、前記アナログ入力信号を保持する複数のコンデンサの充電状態を変化させることで、前記変換結果に応じた信号レベルを前記アナログ入力信号から加減算し、且つ、設定された倍率で加減算結果を増幅したアナログ出力信号を生成するＭＤＡＣに対して、前記コンデンサの充電状態を変化させるために印加する基準電圧を供給するように構成された基準電圧源と、
前記複数のコンデンサの充電状態に応じて発生する、前記基準電圧源から前記ＭＤＡＣへの供給電荷の変動が抑制されるように、前記変換結果に応じて設定される補正電荷を、前記基準電圧源の出力端に供給するように構成された電荷補正回路と、
を備える基準電圧回路。
続きを表示（約 420 文字）【請求項２】
請求項１に記載の基準電圧回路であって、
前記電荷補正回路は、
スイッチドキャパシタ回路を構成する複数のキャパシタを備え、
前記スイッチドキャパシタ回路は、前記ＭＤＡＣに前記アナログ入力信号を取り込ませるサンプル期間に、前記複数のキャパシタを前記基準電圧源の出力端から切り離された状態で充電又は放電し、前記ＭＤＡＣに取り込んだ前記アナログ入力信号に対する加減算及び増幅を実行するホールド期間に、前記変換結果に従って選択される前記キャパシタを、前記基準電圧源の出力端に接続することで、前記ＭＤＡＣに前記補正電荷を供給するように構成された
基準電圧回路。
【請求項３】
請求項２に記載の基準電圧回路であって、
前記電荷補正回路は、
前記ＡＤＣから出力される前記変換結果を示す信号を、前記スイッチドキャパシタ回路の制御信号として用いる
基準電圧回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ＡＤコンバータに基準電圧を供給する技術に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
パイプライン型ＡＤ変換回路及びサイクリック型ＡＤ変換回路（以下、メインＡＤＣ）は、複数のステージを有する。各ステージは、サブＡＤＣとＭＤＡＣとを用いて構成される。サブＡＤＣは、アナログ入力信号をアナログデジタル変換する。ＭＤＡＣは、サブＡＤＣでの変換結果に従って、アナログ入力信号から変換結果に応じた信号レベルを加減算し、且つ、加減算結果を設定された倍率で増幅したアナログ出力信号を生成して、次のステージに入力する。
【０００３】
ＭＤＡＣは、例えば、複数のコンデンサのいずれを処理に関与させるか、また、処理に関与させるコンデンサを、プラス側基準電圧及びマイナス側基準電圧のいずれに接続するかの組み合わせで、マルチビットのＤＡ変換及び加減算演算を実現する。このため、基準電圧の精度がメインＡＤＣの性能に与える影響が大きい。
【０００４】
基準電圧を供給する基準電圧回路は、ＭＤＡＣのコンデンサに対する充電電流によって基準電圧が変動することがないように、例えば、演算増幅器やソースフォロア回路等を用いて構成されるバッファ回路を出力段に備える。なお、ＭＤＡＣの動作速度に応じた応答性を実現するバッファ回路は、ＭＤＡＣの出力段に設けられるアンプと同等の消費電力が必要となる場合がある。
【０００５】
これに対して、下記特許文献１には、バッファ回路による電荷供給の不足分を補うために、バッファ回路の出力端にスイッチを介して接続された補助コンデンサを用い、負荷電流を補う必要がある場面で、補助コンデンサに蓄積された電荷を供給する技術が記載されている。
【先行技術文献】
【特許文献】
【０００６】
特許第６２３９７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の従来技術では、前回作動時の出力電圧と、基準電圧との差に応じて、補助コンデンサの充電電圧を決定している。このため、ＭＤＡＣを用いるメインＡＤＣのように、作動毎に供給電荷が不規則に変動する回路には適用が困難であるという課題があった。
【０００８】
なお、一般的には、基準電圧回路の出力端に大容量の安定化コンデンサを取り付けることで特性を改善する方法が知られている。しかし、この場合、安定化コンデンサは、基準電圧の供給先となるコンデンサの１０００倍～１００００倍程度の大きな容量が必要となる。また、高速動作するメインＡＤＣはＩＣチップによって実現される。メインＡＤＣを内蔵するＩＣチップに、安定化コンデンサを外付けした場合、端子のワイヤコンダクタンス等の影響で、メインＡＤＣで必要とする速度を満たすことができなくなる。また、メインＡＤＣと同一のＩＣチップに安定化コンデンサを内蔵することは、安定化コンデンサのために非常に大きなチップ面積が必要となるため現実的ではなかった。
【０００９】
本開示は、基準電圧回路の電力消費を抑制しつつ、基準電圧を安定化させる技術を提供する。
【課題を解決するための手段】
【００１０】
本開示の一態様は、基準電圧回路であって、基準電圧源と、電荷補正回路と、を備える。基準電圧源は、アナログ入力信号をアナログデジタル変換するＡＤＣでの変換結果に従って、アナログ入力信号を保持する複数のコンデンサの充電状態を変化させることで、変換結果に応じた信号レベルをアナログ入力信号から加減算し、且つ、設定された倍率で加減算結果を増幅したアナログ出力信号を生成するＭＤＡＣに対して、コンデンサの充電状態を変化させるために印加する基準電圧を供給するように構成される。電荷補正回路は、複数のコンデンサの充電状態に応じて発生する、基準電圧源からＭＤＡＣへの供給電荷の変動が抑制されるように、変換結果に応じて設定される補正電荷を、基準電圧源の出力端に供給するように構成される。
（【００１１】以降は省略されています）

関連特許