特許ウォッチ

公開番号2025066931
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2023176520
出願日2023-10-12
発明の名称差動入力回路、および差動増幅器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03F 3/34 20060101AFI20250417BHJP(基本電子回路)
要約【課題】入力オフセット電圧を効果的な構成によって改善することができる差動入力回路を提供する。
【解決手段】差動入力回路(10A)は、非反転入力端子(INP)および反転入力端子(INN)に接続されるように構成される第1差動入力対(1)と、前記非反転入力端子および前記反転入力端子に接続されるように構成される第2差動入力対(4)と、前記非反転入力端子および前記反転入力端子のそれぞれに対応して前記第2差動入力対において流れる第1電流(IP1,IP2)と第2電流(Im1,Im2)の電流差分および大小関係に基づき、前記第1差動入力対に流れる電流(Iq1,Iq2)に対して補正を行うように構成される補正回路(5A)と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
非反転入力端子および反転入力端子に接続されるように構成される第１差動入力対と、
前記非反転入力端子および前記反転入力端子に接続されるように構成される第２差動入力対と、
前記非反転入力端子および前記反転入力端子のそれぞれに対応して前記第２差動入力対において流れる第１電流と第２電流の電流差分および大小関係に基づき、前記第１差動入力対に流れる電流に対して補正を行うように構成される補正回路と、
を備える、差動入力回路。
続きを表示（約 1,800 文字）【請求項２】
前記第１差動入力対は、前記非反転入力端子に接続されるゲートを含む第１トランジスタと、前記反転入力端子に接続されるゲートを含む第２トランジスタと、を有し、
前記第２差動入力対は、前記非反転入力端子に接続されるゲートをそれぞれ含む第３および第４トランジスタと、前記反転入力端子に接続されるゲートをそれぞれ含む第５および第６トランジスタと、を有し、
前記補正回路は、前記第３トランジスタに流れる電流と前記第５トランジスタに流れる電流との電流差分および大小関係に基づき、前記第１トランジスタに流れる電流に対応する第１補正電流の生成を制御し、前記第４トランジスタに流れる電流と前記第６トランジスタに流れる電流との電流差分および大小関係に基づき、前記第２トランジスタに流れる電流に対応する第２補正電流の生成を制御する、請求項１に記載の差動入力回路。
【請求項３】
前記第１トランジスタに流れる電流から前記第１補正電流が引き抜かれ、前記第２トランジスタに流れる電流から前記第２補正電流が引き抜かれる、請求項２に記載の差動入力回路。
【請求項４】
前記補正回路は、
前記第５トランジスタに流れる電流が流れ込む第１入力端子と、
前記第３トランジスタに流れる電流が流れ込む第２入力端子と、
前記第１入力端子が入力側に接続される第１カレントミラーと、
前記第２入力端子と前記第１カレントミラーの出力側が入力側に接続される第２カレントミラーと、
前記第４トランジスタに流れる電流が流れ込む第３入力端子と、
前記第６トランジスタに流れる電流が流れ込む第４入力端子と、
前記第３入力端子が入力側に接続される第３カレントミラーと、
前記第４入力端子と前記第３カレントミラーの出力側が入力側に接続される第４カレントミラーと、
を有し、
前記第２カレントミラーから出力される電流に基づいて前記第１補正電流が生成され、
前記第４カレントミラーから出力される電流に基づいて前記第２補正電流が生成される、請求項２に記載の差動入力回路。
【請求項５】
平面視において、前記第１トランジスタを構成する単位トランジスタと、前記第３トランジスタを構成する単位トランジスタとは、ドレイン、ソース、ゲート、および前記ゲートのコンタクト部のそれぞれの重心が一致し、
平面視において、前記第１トランジスタを構成する単位トランジスタと、前記第４トランジスタを構成する単位トランジスタとは、ドレイン、ソース、ゲート、および前記ゲートのコンタクト部のそれぞれの重心が一致し、
平面視において、前記第２トランジスタを構成する単位トランジスタと、前記第５トランジスタを構成する単位トランジスタとは、ドレイン、ソース、ゲート、および前記ゲートのコンタクト部のそれぞれの重心が一致し、
平面視において、前記第２トランジスタを構成する単位トランジスタと、前記第６トランジスタを構成する単位トランジスタとは、ドレイン、ソース、ゲート、および前記ゲートのコンタクト部のそれぞれの重心が一致する、請求項２に記載の差動入力回路。
【請求項６】
請求項２に記載の差動入力回路と、バイアス回路と、前記バイアス回路に接続されるカレントミラー回路と、を備え、
前記バイアス回路は、
バイアス電圧が印加されるゲートと、前記第１トランジスタが接続されるドレインと、を含む第１ＮＭＯＳトランジスタと、
前記バイアス電圧が印加されるゲートを含む第２ＮＭＯＳトランジスタと、前記第２トランジスタが接続されるドレインと、を含む第２ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソースと第１電圧の印加端との間に接続される第１抵抗と、
前記第２ＮＭＯＳトランジスタのソースと前記第１電圧の印加端との間に接続される第２抵抗と、
を有し、
前記第１ＮＭＯＳトランジスタのソースと前記第１抵抗との間の第１ノードに対して前記第１補正電流が流れ込むことが可能であり、
前記第２ＮＭＯＳトランジスタのソースと前記第２抵抗との間の第２ノードに対して前記第２補正電流が流れ込むことが可能である、差動増幅器。
【請求項７】
請求項１から請求項５のいずれか１項に記載の差動入力回路を備える、差動増幅器。

発明の詳細な説明【技術分野】
【０００１】
本開示は、差動入力回路に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、差動増幅器（オペアンプ）が知られており、差動増幅器には差動入力対が備えられる。差動入力対には、非反転入力端子および反転入力端子が接続される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１８４１２２号公報
【０００４】
［概要］
差動増幅器の重要な特性として、入力オフセット電圧が知られている。入力オフセット電圧は理想的には０Ｖであるが、製造ばらつき等の影響で０Ｖでないオフセット電圧が発生していた。
【０００５】
上記状況に鑑み、本開示は、入力オフセット電圧を効果的な構成によって改善することができる差動入力回路を提供することを目的とする。
【０００６】
本開示の一態様に係る差動入力回路は、非反転入力端子および反転入力端子に接続されるように構成される第１差動入力対と、
前記非反転入力端子および前記反転入力端子に接続されるように構成される第２差動入力対と、
前記非反転入力端子および前記反転入力端子のそれぞれに対応して前記第２差動入力対において流れる第１電流と第２電流の電流差分および大小関係に基づき、前記第１差動入力対に流れる電流に対して補正を行うように構成される補正回路と、
を備える構成としている。
【図面の簡単な説明】
【０００７】
図１は、非反転増幅回路を示す図である。
図２は、比較例に係る差動入力回路の構成を示す図である。
図３は、第１実施形態に係る差動増幅器の構成を示す図である。
図４は、第１実施形態に係る補正回路の構成を示す図である。
図５は、差動増幅器のシミュレーションによる効果確認結果の一例を示す。
図６は、第１差動入力対および第２差動入力対それぞれを構成するトランジスタのレイアウトの一例を示す図である
図７は、第２実施形態に係る差動増幅器の構成を示す図である。
図８は、第２実施形態に係る補正回路の構成を示す図である。
【０００８】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【０００９】
＜入力オフセット電圧について＞
先述のように、入力オフセット電圧は、差動増幅器の重要な特性である。入力オフセット電圧は、差動増幅器を用いて負帰還の回路を構成した場合に、平衡状態において非反転入力端子と反転入力端子との間に発生する電圧差である。理想的な入力オフセット電圧は０Ｖであるが、実際には製造ばらつき等の影響によりμＶ～ｍＶオーダーの入力オフセット電圧が発生する。
【００１０】
図１は、差動増幅器を用いた増幅回路の一例である非反転増幅回路ＡＰを示す図である。非反転増幅回路ＡＰは、差動増幅器ＯＰと、抵抗Ｒｓ，Ｒｆと、を有する。差動増幅器ＯＰの反転入力端子（－）には、抵抗Ｒｓの第１端が接続される。抵抗Ｒｓの第２端は、接地端（グランド電位の印加端）に接続される。差動増幅器ＯＰの出力端子は、抵抗Ｒｆの第１端に接続される。抵抗Ｒｆの第２端は、差動増幅器ＯＰの反転入力端子に接続される。差動増幅器ＯＰの非反転入力端子（＋）に入力電圧Ｖｉｎが印加される。入力電圧Ｖｉｎが増幅されて出力電圧Ｖｏｕｔとなる。出力電圧Ｖｏｕｔは、差動増幅器ＯＰの出力端子に発生する。
（【００１１】以降は省略されています）

関連特許