特許ウォッチ

公開番号2025039355
公報種別公開特許公報(A)
公開日2025-03-21
出願番号2023146407
出願日2023-09-08
発明の名称比較回路
出願人ミツミ電機株式会社
代理人個人,個人
主分類H03K 5/08 20060101AFI20250313BHJP(基本電子回路)
要約【課題】ホールド用容量の初期電荷量を一定にできるようにすること。
【解決手段】比較回路は、出力電圧を生成する加算器と、加算器から出力された出力電圧をホールドするホールド用容量と、ホールド用容量にホールドされた出力電圧が一方の入力端子から入力され、当該出力電圧を用いた比較動作を行うコンパレータと、加算器とコンパレータの一方の入力端子との間の接続路に設けられた遮断スイッチと、遮断スイッチとホールド用容量との間に接続され、ホールド用容量の電位をリセットするリセットスイッチとを備える。
【選択図】図9
特許請求の範囲【請求項１】
出力電圧を生成する加算器と、
前記加算器から出力された前記出力電圧をホールドするホールド用容量と、
前記ホールド用容量にホールドされた前記出力電圧が一方の入力端子から入力され、当該出力電圧を用いた比較動作を行うコンパレータと、
前記加算器と前記コンパレータの前記一方の入力端子との間の接続路に設けられた遮断スイッチと、
前記遮断スイッチと前記ホールド用容量との間に接続され、前記ホールド用容量の電位をリセットするリセットスイッチと
を備えることを特徴とする比較回路。
続きを表示（約 1,200 文字）【請求項２】
前記コンパレータが前記比較動作を行うときに、前記遮断スイッチがオフに切り替えられることによって、前記接続路が遮断され、前記コンパレータのキックバックノイズを遮断する
ことを特徴とする請求項１に記載の比較回路。
【請求項３】
前記ホールド用容量に対して前記加算器から出力された前記出力電圧が充電される前に、前記リセットスイッチがオンに切り替えらえることによって、前記ホールド用容量の電位がリセットされる
ことを特徴とする請求項２に記載の比較回路。
【請求項４】
出力電圧を生成する加算器と、
前記加算器から出力された前記出力電圧が一方の入力端子から入力され、当該出力電圧を用いた比較動作を行うコンパレータと、
を備え、
前記加算器は、
第１の容量および第２の容量と、
前記第１の容量および前記第２の容量の出力側と、前記コンパレータの前記一方の入力端子との間の接続路に設けられた第３の容量と、
前記第３の容量に印加される電圧が入力される入力端子と、
前記接続路に設けられた遮断スイッチと、
前記接続路と前記入力端子との間に設けられたリセットスイッチと
を備えることを特徴とする比較回路。
【請求項５】
前記コンパレータが前記比較動作を行うときに、前記遮断スイッチがオフに切り替えられることによって、前記接続路が遮断され、前記コンパレータのキックバックノイズを遮断する
ことを特徴とする請求項４に記載の比較回路。
【請求項６】
前記コンパレータが前記比較動作を行うときに、前記リセットスイッチがオンに切り替えらえることによって、前記第３の容量の電位が、前記入力端子から入力された前記電圧にリセットされる
ことを特徴とする請求項５に記載の比較回路。
【請求項７】
第１の入力電圧が印加される第１の容量と、
第２の入力電圧が印加される第２の容量と、
第３の入力電圧が印加される第３の容量と、を備え、
前記第１の容量と前記第２の容量と前記第３の容量と前記ホールド用容量との容量比と、前記第１の入力電圧と前記第２の入力電圧と前記第３の入力電圧とに基づいて、前記出力電圧が生成される
ことを特徴とする請求項３に記載の比較回路。
【請求項８】
第１の入力電圧が印加される第１の容量と、
第２の入力電圧が印加される第２の容量と、を備え、
第３の入力電圧が前記リセットスイッチに印加され、
前記第１の容量と前記第２の容量と前記ホールド用容量との容量比と、前記第１の入力電圧と前記第２の入力電圧と前記第３の入力電圧とに基づいて、前記出力電圧が生成される
ことを特徴とする請求項３に記載の比較回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、比較回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、ΔΣＡＤコンバータ等に搭載される比較回路において、前段回路とコンパレータの入力端子との間の接続路に遮断スイッチを設けて、コンパレータが比較動作を行うときに接続路を遮断することにより、コンパレータのキックバックノイズが前段回路へ伝わらないようにできる技術が考案されている（例えば、下記特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－２３２１８４号公報
特開２００２－２３７７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、コンパレータへ入力される電圧をホールドするためのホールド用容量の初期電荷量が不定であるため、前段回路が加算器である場合、コンパレータの入力電圧が不定となり、コンパレータの入力電圧がコンパレータの動作範囲を逸脱する虞がある。
【課題を解決するための手段】
【０００５】
一実施形態に係る比較回路は、出力電圧を生成する加算器と、加算器から出力された出力電圧をホールドするホールド用容量と、ホールド用容量にホールドされた出力電圧が一方の入力端子から入力され、当該出力電圧を用いた比較動作を行うコンパレータと、加算器とコンパレータの一方の入力端子との間の接続路に設けられた遮断スイッチと、遮断スイッチとホールド用容量との間に接続され、ホールド用容量の電位をリセットするリセットスイッチとを備える。
【発明の効果】
【０００６】
一実施形態に係る比較回路によれば、リセットスイッチによってホールド用容量の電位をリセットすることで、ホールド用容量の初期電荷量を一定にできる。
【図面の簡単な説明】
【０００７】
一実施形態に係るハイブリッド型ＡＤコンバータの構成の一例を示す図
一実施形態に係るハイブリッド型ＡＤコンバータの動作を説明するための図
一実施形態に係るハイブリッド型ＡＤコンバータの動作を説明するための図
一実施形態に係る比較回路の回路構成の第１例を示す図
一実施形態に係るハイブリッド型ＡＤコンバータにおける各制御信号の動作タイミングを示すタイミングチャート
一実施形態に係る比較回路における信号対量子化雑音比（ＳＱＮＲ）の一例を示す図
一実施形態に係る比較回路における信号対量子化雑音比（ＳＱＮＲ）の一例を示す図
一実施形態に係る比較回路の回路構成の第２例を示す図
一実施形態に係る比較回路の回路構成を示す図
一実施形態に係る比較回路の回路構成の変形例を示す図
【発明を実施するための形態】
【０００８】
以下、図面を参照して、一実施形態について説明する。
【０００９】
（ハイブリッド型ＡＤコンバータ１００の構成）
図１は、一実施形態に係るハイブリッド型ＡＤコンバータ１００の構成の一例を示す図である。図１に示すハイブリッド型ＡＤコンバータ１００は、アナログ信号（例えば、電流検出抵抗、センサ等の出力信号）をデジタル信号に変換できる。
【００１０】
図１に示すように、ハイブリッド型ＡＤコンバータ１００は、入力端子１０１、出力端子１０２、スイッチ１１０Ａ、スイッチ１１０Ｂ、線路１１５Ａ、線路１１５Ｂ、加算器１２０、遅延積分器１３０、加算器１４０、量子化器１５０、ＤＡコンバータ(Digital to Analog Converter)１６０、ＤＥＭＵＸ（デマルチプレクサ）１７０、積分部１８０Ａ、シフト演算部１８０Ｂ、演算部１８０Ｃ、および制御部１９０を備える。
（【００１１】以降は省略されています）

関連特許