特許ウォッチ

公開番号2025091339
公報種別公開特許公報(A)
公開日2025-06-18
出願番号2024074895
出願日2024-05-02
発明の名称パッケージ構造
出願人台灣晶技股ふん有限公司
代理人個人
主分類H03H 9/10 20060101AFI20250611BHJP(基本電子回路)
要約【課題】製品不良の確率を効果的に減らし、製品性能の薄型化を達成するパッケージ構造を提供する。
【解決手段】パッケージ構造100は、第1層110、第2層120および第3層130を含む。第2層は、外フレーム121、共振器122およびチップ123を含む。第2層は、第1層と第3層の間に配置される。外フレーム、第1層および第3層は、矩形収容部10を構成する。共振器およびチップは、矩形収容部内に位置する。チップは、共振器の一側に位置し、チップ上の複数の導電部品123Cを介して第3層および共振器に電気接続される。また、チップは、共振器の下方に位置してもよい。
【選択図】図3
特許請求の範囲【請求項１】
第１層と、
外フレーム、共振器、およびチップを含む第２層と、
前記第１層との間に前記第２層が配置された第３層と、
を含み、前記外フレーム、前記第１層、および前記第３層が、矩形収容部を構成し、前記共振器および前記チップが、前記矩形収容部内に位置し、前記チップが、前記共振器の一側に位置し、前記チップが、前記チップ上の複数の導電部品を介して前記第３層および前記共振器に電気接続されたパッケージ構造。
続きを表示（約 750 文字）【請求項２】
前記第１層、前記外フレーム、前記共振器、および前記第３層が、水晶から構成された請求項１に記載のパッケージ構造。
【請求項３】
前記共振器と前記外フレームが、一体型構造である請求項２に記載のパッケージ構造。
【請求項４】
前記第１層、前記第２層、および前記第３層が、複数のビアを介して互いに電気接続された請求項１に記載のパッケージ構造。
【請求項５】
前記共振器と前記チップが、同じ水平面に位置する請求項１に記載のパッケージ構造。
【請求項６】
第１層と、
外フレーム、共振器、およびチップを含む第２層と、
前記第１層との間に前記第２層が配置された第３層と、
を含み、前記外フレーム、前記第１層、および前記第３層が、矩形収容部を構成し、前記共振器および前記チップが、前記矩形収容部内に位置し、前記チップが、前記共振器の下方に位置し、前記チップが、前記チップ上の複数の導電部品を介して前記第３層および前記共振器に電気接続されたパッケージ構造。
【請求項７】
前記第１層、前記外フレーム、前記共振器、および前記第３層が、水晶から構成された請求項６に記載のパッケージ構造。
【請求項８】
前記共振器と前記外フレームが、一体型構造である請求項７に記載のパッケージ構造。
【請求項９】
前記第１層、前記第２層、および前記第３層が、複数のビアを介して互いに電気接続された請求項６に記載のパッケージ構造。
【請求項１０】
前記第３層上の前記共振器の正投影が、前記第３層上の前記チップの正投影と部分的に重なる請求項６に記載のパッケージ構造。

発明の詳細な説明【技術分野】
【０００１】
本発明は、パッケージ構造に関するものである。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
水晶周波数デバイスの高安定性、小型化、薄型化、およびウェハレベルパッケージ（wafer-level package, WLP）技術への発展傾向に伴い、部品の配置関係が重要になっている。例えば、チップをウェハレベルパッケージ構造の外面に配置するとき、アンダーフィル（underfill）を使用して導電部品（金球など）を被覆することがよくある。しかしながら、上述した方法は、導電部品を効果的に保護することができない（例えば、確実に被覆できないことによって欠陥が生じる）ため、後続のプロセス中にその欠陥とともに製品不良をもたらす可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
導電部品を効果的に保護することができない（例えば、確実に被覆できないことによって欠陥が生じる）ため、後続のプロセス中にその欠陥とともに製品不良をもたらす可能性がある。
【課題を解決するための手段】
【０００４】
本発明は、製品不良の確率を効果的に減らし、同時に、製品性能の薄型化を達成することのできるパッケージ構造を提供する。
【０００５】
本発明のパッケージ構造は、第１層、第２層、および第３層を含む。第２層は、外フレーム、共振器、およびチップを含む。第２層は、第１層と第３層の間に配置される。外フレーム、第１層、および第３層は、矩形収容部を構成する。共振器およびチップは、矩形収容部内に位置する。チップは、共振器の一側に位置し、チップは、その上の複数の導電部品を介して第３層および共振器に電気接続される。
【０００６】
本発明のパッケージ構造は、第１層、第２層、および第３層を含む。第２層は、外フレーム、共振器、およびチップを含む。第２層は、第１層と第３層の間に配置される。外フレーム、第１層、および第３層は、矩形収容部を構成する。共振器およびチップは、矩形収容部内に位置する。チップは、共振器の下方に位置し、チップは、その上の複数の導電部品を介して第３層および共振器に電気接続される。
【発明の効果】
【０００７】
以上のように、積層構造および矩形収容部の設計により、本発明は、共振器およびチップを確実に封止して、チップ上の導電部品が完全に保護されるのを確保することができるため、製品不良の確率を効果的に減らし、同時に、製品性能の薄型化を達成することができる。
【０００８】
本発明の上記の特徴および利点を理解しやすくするために、図面と併せた実施形態について、以下に詳しく説明する。
【図面の簡単な説明】
【０００９】
本発明の１つの実施形態に係るパッケージ構造の概略的外観図である。
図１の概略的分解図である。
図１の内部の概略的側面図である。
図２の第３層の底部の概略的上面図である。
図２の第３層の上部の概略的上面図である。
図２の第２層の底部の概略的上面図である。
図２の第２層の上部の概略的上面図である。
図２の第１層の底部の概略的上面図である。
図２の第１層の上部の概略的上面図である。
図４Ａ～図４Ｆを積み重ねた後の断面線Ａ－Ａ’に沿った概略的断面図である。
図４Ａ～図４Ｆを積み重ねた後の断面線Ｂ－Ｂ’に沿った概略的断面図である。
図４Ａ～図４Ｆを積み重ねた後の断面線Ｃ－Ｃ’に沿った概略的断面図である。
本発明の別の実施形態に係るパッケージ構造の概略的外観図である。
図８の概略的分解図である。
図８の内部の概略的側面図である。
図８の第３層の上部の概略的上面図である。
【発明を実施するための形態】
【００１０】
以下の詳細な説明では、限定ではなく説明の目的で、本発明の様々な原理の完全な理解を提供するために、具体的な詳細を開示する例示的な実施形態を述べる。しかしながら、本発明の利益を享受した当業者には、本発明が、本明細書に開示された具体的な詳細とは異なる他の実施形態で実施され得ることは自明である。さらに、本発明の様々な原理の記載を不明瞭にしないために、周知の装置、方法、および材料の説明は、省略され得る。
（【００１１】以降は省略されています）

関連特許