特許ウォッチ

公開番号2025089066
公報種別公開特許公報(A)
公開日2025-06-12
出願番号2023204031
出願日2023-12-01
発明の名称増幅回路
出願人住友電気工業株式会社
代理人弁理士法人片山特許事務所
主分類H03F 1/02 20060101AFI20250605BHJP(基本電子回路)
要約【課題】小型化可能な増幅回路を提供する。
【解決手段】増幅回路は、入力信号を第1信号と第2信号とに分配する分配器18と、前記第1信号が入力する第1ノードを有し、前記第1ノードに入力した前記第1信号を増幅し、増幅した前記第1信号を第3信号として出力する第1アンプと、前記第2信号が入力する第2ノードを有し、前記第2ノードに入力した前記第2信号を増幅し、増幅した前記第2信号を第4信号として出力する第2アンプと、前記分配器を介し前記第1ノードと前記第2ノードとを直流的に接続する経路28と、前記第3信号と前記第4信号とを合成する合成器20と、前記経路において前記第1アンプと前記第2アンプとにバイアス電圧を供給する第3ノードが1か所のみに設けられている。
【選択図】図1
特許請求の範囲【請求項１】
入力信号を第１信号と第２信号とに分配する分配器と、
前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、
前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、
前記分配器を介し前記第１ノードと前記第２ノードとを直流的に接続する経路と、
前記第３信号と前記第４信号とを合成する合成器と、
前記経路において前記第１アンプと前記第２アンプとにバイアス電圧を供給する第３ノードが１か所のみに設けられた増幅回路。
続きを表示（約 1,800 文字）【請求項２】
前記バイアス電圧が供給されるパッドと、
前記パッドと前記第３ノードとを直流的に接続し、前記第１信号および前記第２信号の前記パッドへの漏洩を抑制するバイアス回路と、を備える請求項１に記載の増幅回路。
【請求項３】
前記分配器は、前記入力信号が入力する第１端と、前記第１信号が出力する第２端と、前記第１端の対角に位置し前記第２信号が出力する第３端と、前記第２端の対角に位置し基準電位に終端された第４端と、を備えるブランチラインカプラを含む請求項１または請求項２に記載の増幅回路。
【請求項４】
第１端がブランチラインカプラの前記第４端に接続されたキャパシタと、
第１端が前記キャパシタの第２端に接続され、第２端が前記基準電位に接続された抵抗と、
を備える請求項３に記載の増幅回路。
【請求項５】
入力信号を第１信号と第２信号とに分配する分配器と、
前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、
前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、
前記第３信号と前記第４信号とを合成する合成器と、
バイアス電圧が供給される単一のパッドと、
前記単一のパッドと前記第１ノードとを直流的に接続し、前記第１信号の前記単一のパッドへの漏洩を抑制する第１バイアス回路と、
前記単一のパッドと前記第２ノードとを直流的に接続し、前記第２信号の前記単一のパッドへの漏洩を抑制する第２バイアス回路と、
を備える増幅回路。
【請求項６】
入力信号を第１信号と第２信号とに分配する分配器と、
前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、
前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、
前記第３信号と前記第４信号とを合成する合成器と、
バイアス電圧が供給される単一のパッドと、
前記単一のパッドと前記第１ノードとを直流的に接続し、前記第１信号の前記単一のパッドへの漏洩を抑制する第１バイアス回路と、
前記第１ノードと前記第２ノードとを直流的に接続し、前記第１信号の前記第２ノードへの漏洩および前記第２信号の前記第１ノードへの漏洩を抑制する第２バイアス回路と、
を備える増幅回路。
【請求項７】
前記分配器の前記第１信号を出力する第１端と、前記分配器の前記第２信号を出力する第２端とは前記分配器を介し直流的に接続されていない請求項５または請求項６に記載の増幅回路。
【請求項８】
前記分配器の前記第１信号を出力する第１端と、前記分配器の前記第２信号を出力する第２端とは前記分配器を介し直流的に接続されており、
第１端が前記分配器に接続され、第２端が前記第１ノードに接続された第１キャパシタと、
第１端が前記分配器に接続され、第２端が前記第２ノードに接続された第２キャパシタと、を備える請求項５または請求項６に記載の増幅回路。
【請求項９】
高周波信号を前記入力信号と第５信号に分配する別の分配器と、
前記第５信号を増幅し、増幅した前記第５信号を第６信号として出力するコントロールアンプと、
を備え、
前記合成器は、前記第６信号を用いて前記第１アンプおよび前記第２アンプの負荷を変調し、前記第３信号、前記第４信号および前記第６信号を合成し、合成した信号を出力信号として出力する請求項１、請求項５および請求項６のいずれか一項に記載の増幅回路。
【請求項１０】
前記合成器を介し前記第１アンプの出力ノードと前記コントロールアンプの出力ノードとを直流的に接続する直流経路を備え、
前記直流経路において前記第１アンプと前記コントロールアンプとにバイアス電圧を供給する第４ノードが１か所のみに設けられた請求項９に記載の増幅回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、増幅回路に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
マイクロ波等の高周波信号を増幅する増幅回路として、平衡増幅器（バランスアンプ）が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特表２０２２－５０６３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、増幅器４および５の入力ノードに電圧源８からバイアス電圧が印加され、増幅器４および５の出力ノードに電圧源９からバイアス電圧が印加される。しかし、増幅器４および５の入力ノードに電圧源８からバイアス電圧を印加する具体的な方法は記載されておらず、増幅回路が大型化することがある。
【０００５】
本開示は、上記課題に鑑みなされたものであり、小型化することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する分配器と、前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、前記分配器を介し前記第１ノードと前記第２ノードとを直流的に接続する経路と、前記第３信号と前記第４信号とを合成する合成器と、前記経路において前記第１アンプと前記第２アンプとにバイアス電圧を供給する第３ノードが１か所のみに設けられた増幅回路である。
【０００７】
本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する分配器と、前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、前記第３信号と前記第４信号とを合成する合成器と、バイアス電圧が供給される単一のパッドと、前記単一のパッドと前記第１ノードとを直流的に接続し、前記第１信号の前記単一のパッドへの漏洩を抑制する第１バイアス回路と、前記単一のパッドと前記第２ノードとを直流的に接続し、前記第２信号の前記単一のパッドへの漏洩を抑制する第２バイアス回路と、を備える増幅回路である。
【０００８】
本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する分配器と、前記第１信号が入力する第１ノードを有し、前記第１ノードに入力した前記第１信号を増幅し、増幅した前記第１信号を第３信号として出力する第１アンプと、前記第２信号が入力する第２ノードを有し、前記第２ノードに入力した前記第２信号を増幅し、増幅した前記第２信号を第４信号として出力する第２アンプと、前記第３信号と前記第４信号とを合成する合成器と、バイアス電圧が供給される単一のパッドと、前記単一のパッドと前記第１ノードとを直流的に接続し、前記第１信号の前記単一のパッドへの漏洩を抑制する第１バイアス回路と、前記第１ノードと前記第２ノードとを直流的に接続し、前記第１信号の前記第２ノードへの漏洩および前記第２信号の前記第１ノードへの漏洩を抑制する第２バイアス回路と、を備える増幅回路である。
【発明の効果】
【０００９】
本開示によれば、小型化することができる。
【図面の簡単な説明】
【００１０】
図１は、実施例１に係る増幅回路の回路図である。
図２は、実施例１におけるバイアス回路の例１を示す回路図である。
図３は、実施例１におけるバイアス回路の例２を示す回路図である。
図４は、実施例１におけるバイアス回路の例３を示す回路図である。
図５は、実施例１における分配器の例１を示す回路図である。
図６は、実施例１における分配器の例２を示す回路図である。
図７は、実施例１における分配器の例３を示す回路図である。
図８は、実施例１に係る増幅回路の回路図である。
図９は、比較例１に係る増幅回路の回路図である。
図１０は、実施例２に係る増幅回路の回路図である。
図１１は、実施例２におけるバイアス回路の例１を示す回路図である。
図１２は、実施例２におけるバイアス回路の例２を示す回路図である。
図１３は、実施例２におけるバイアス回路の例３を示す回路図である。
図１４は、実施例２における分配器の例４を示す回路図である。
図１５は、実施例２における分配器の例５を示す回路図である。
図１６は、シミュレーションに用いた回路の回路図である。
図１７は、シミュレーションにおけるＳ２１およびＳ４１を示す図である。
図１８は、シミュレーションにおけるＳ４３およびＳ２３を示す図である。
図１９は、実施例３に係る増幅回路の回路図である。
図２０は、実施例３におけるバイアス回路の例１を示す回路図である。
図２１は、実施例３におけるバイアス回路の例２を示す回路図である。
図２２は、実施例４に係る増幅回路の回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許