特許ウォッチ

公開番号2025088077
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023202527
出願日2023-11-30
発明の名称回路装置
出願人セイコーエプソン株式会社
代理人個人,個人,個人
主分類H03K 19/0175 20060101AFI20250604BHJP(基本電子回路)
要約【課題】差動信号バスから発生するノイズを低減できる回路装置等の提供。
【解決手段】差動信号バスを駆動する回路装置20は、電源のノードと、差動信号バスに接続される第1出力端子TQ1との間に設けられるハイサイド側のトランジスターTA1と、グランドのノードと、差動信号バスに接続される第2出力端子TQ2との間に設けられるローサイド側のトランジスターTA2と、ハイサイド側のトランジスターTA1及びローサイド側のトランジスターTA2のゲートの一方に第1駆動信号を出力し、ハイサイド側のトランジスターTA1及びローサイド側のトランジスターTA2のゲートの他方に第2駆動信号を出力する駆動回路30を含む。駆動回路30は、第2駆動信号の立ち上がりの遅延時間である第1遅延時間を設定する第1遅延回路40と、第2駆動信号の立ち下がりの遅延時間である第2遅延時間を設定する第2遅延回路50を含む。
【選択図】図1
特許請求の範囲【請求項１】
差動信号バスを駆動する回路装置であって、
電源のノードと、前記差動信号バスに接続される第１出力端子との間に設けられるハイサイド側のトランジスターと、
グランドのノードと、前記差動信号バスに接続される第２出力端子との間に設けられるローサイド側のトランジスターと、
前記ハイサイド側のトランジスターのゲート及び前記ローサイド側のトランジスターのゲートの一方に第１駆動信号を出力し、前記ハイサイド側のトランジスターのゲート及び前記ローサイド側のトランジスターのゲートの他方に第２駆動信号を出力する駆動回路と、
を含み、
前記駆動回路は、
前記第２駆動信号の立ち上がりの遅延時間である第１遅延時間を設定する第１遅延回路と、
前記第２駆動信号の立ち下がりの遅延時間である第２遅延時間を設定する第２遅延回路と、
を含むことを特徴とする回路装置。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載の回路装置において、
前記第１遅延回路は、
第１遅延設定情報に基づいて前記第１遅延時間を設定し、
前記第２遅延回路は、
第２遅延設定情報に基づいて前記第２遅延時間を設定することを特徴とする回路装置。
【請求項３】
請求項２に記載の回路装置において、
前記第１遅延設定情報及び前記第２遅延設定情報を記憶する記憶部を含むことを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記ローサイド側のトランジスターはＮ型のトランジスターであり、
前記駆動回路は、
前記第２駆動信号を前記Ｎ型のトランジスターのゲートに出力することを特徴とする回路装置。
【請求項５】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記第１遅延時間の長さと前記第２遅延時間の長さは異なることを特徴とする回路装置。
【請求項６】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記第１遅延回路は、
前記第１遅延回路の入力信号を遅延させる第１遅延ユニットと、
前記入力信号と前記第１遅延ユニットの出力信号との論理和を出力する論理和回路と、
を含むことを特徴とする回路装置。
【請求項７】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記第２遅延回路は、
前記第２遅延回路の入力信号を遅延させる第２遅延ユニットと、
前記入力信号と前記第２遅延ユニットの出力信号との論理積を出力する論理積回路と、
を含むことを特徴とする回路装置。
【請求項８】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記駆動回路は、
前記第２駆動信号の立ち上がり及び立ち下がりの両方の遅延時間である第３遅延時間を設定する第３遅延回路を含むことを特徴とする回路装置。
【請求項９】
請求項８に記載の回路装置において、
前記第３遅延回路は、
前記第１遅延回路により前記第１遅延時間が設定されると共に前記第２遅延回路により前記第２遅延時間が設定された信号に対して、前記第３遅延時間を設定することを特徴とする回路装置。
【請求項１０】
請求項８に記載の回路装置において、
前記第３遅延回路は、
前記第２駆動信号を遅延させる容量回路を含むことを特徴とする回路装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、回路装置等に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
例えば車載ネットワークやＦＡネットワークなどにおいては、ＣＡＮ（Controller Area Network）、ＬＶＤＳ（Low voltage differential signaling）、ＦｌｅｘＲａｙなどで規定される差動信号バスが用いられる。差動信号バスは２線式差動信号方式又は差動伝送方式などと呼ばれる方式のバスである。ＣＡＮについては例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１９２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
車載機器やＦＡ機器などにおいては、機器がノイズから受ける影響を抑制することが望まれ、差動信号バスから発生するノイズを低減する必要がある。
【課題を解決するための手段】
【０００５】
本開示の一態様は、差動信号バスを駆動する回路装置であって、電源のノードと、前記差動信号バスに接続される第１出力端子との間に設けられるハイサイド側のトランジスターと、グランドのノードと、前記差動信号バスに接続される第２出力端子との間に設けられるローサイド側のトランジスターと、前記ハイサイド側のトランジスターのゲート及び前記ローサイド側のトランジスターのゲートの一方に第１駆動信号を出力し、前記ハイサイド側のトランジスターのゲート及び前記ローサイド側のトランジスターのゲートの他方に第２駆動信号を出力する駆動回路と、を含み、前記駆動回路は、前記第２駆動信号の立ち上がりの遅延時間である第１遅延時間を設定する第１遅延回路と、前記第２駆動信号の立ち下がりの遅延時間である第２遅延時間を設定する第２遅延回路とを含む回路装置に関係する。
【図面の簡単な説明】
【０００６】
本実施形態の回路装置の構成例。
本実施形態の動作を説明する信号波形例。
ＣＡＮのバス方式の説明図。
ＣＡＮのバス方式の説明図。
本実施形態の回路装置の具体的な構成例。
本実施形態の動作を説明する信号波形例。
比較例の信号波形例。
本実施形態の信号波形例。
遅延ユニットの構成例。
測定システムの説明図。
比較例における測定時の信号波形例。
本実施形態における測定時の信号波形例。
比較例と本実施形態におけるノイズ特性のシミュレーション結果。
本実施形態の他の構成例。
他の構成例の動作を説明する信号波形例。
第３遅延回路の構成例。
第３遅延回路の動作説明図。
第３遅延回路の構成例。
本実施形態の他の構成例。
ＥＭＩのノイズの温度依存性の説明図。
モニター回路の構成例。
モニター回路の動作を説明する信号波形例。
【発明を実施するための形態】
【０００７】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００８】
１．回路装置
図１に本実施形態の回路装置２０の構成例を示す。回路装置２０により、差動信号バスＢＳを駆動する差動信号のトランシーバーが実現される。差動信号バスＢＳは、ハイサイド側の出力信号ＤＨの第１バス線と、ローサイド側の出力信号ＤＬの第２バス線を有する。
【０００９】
図１に示すように、差動信号バスＢＳを駆動する本実施形態の回路装置２０は、ハイサイド側のトランジスターＴＡ１と、ローサイド側のトランジスターＴＡ２と、駆動回路３０を含む。ハイサイド側のトランジスターＴＡ１は、電源のノードＮＶと、第１出力端子ＴＱ１との間に設けられる。ローサイド側のトランジスターＴＡ２は、グランドのノードＮＧと、第２出力端子ＴＱ２との間に設けられる。第１出力端子ＴＱ１、第２出力端子ＴＱ２は差動信号バスＢＳに接続される。具体的には、トランジスターＴＡ１は、例えばソースが電源のノードＮＶに接続され、ドレインが第１出力端子ＴＱ１に接続される。トランジスターＴＡ２は、例えばソースがグランドのノードＮＧに接続され、ドレインが第２出力端子ＴＱ２に接続される。ノードＮＶは、高電位側の電源であるＶＤＤが供給されるノードであり、ノードＮＧは、低電位側の電源であるグランドが供給されるノードである。本実施形態ではグランドを、適宜、ＧＮＤと記載する。ＧＮＤはＶＳＳと言うこともできる。
【００１０】
なお本実施形態の回路装置２０は図１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。例えばノードＮＶとトランジスターＴＡ１の間や、ノードＮＧとトランジスターＴＡ２の間に、電圧レベルの設定用の抵抗などの回路素子を設けたり、トランジスターＴＡ１と第１出力端子ＴＱ１の間や、トランジスターＴＡ２と第２出力端子ＴＱ２の間に、逆流防止用のダイオードなどの回路素子を設けたりする構成としてもよい。
（【００１１】以降は省略されています）

関連特許