特許ウォッチ

公開番号2025085988
公報種別公開特許公報(A)
公開日2025-06-06
出願番号2023199729
出願日2023-11-27
発明の名称ソリッドステートリレー
出願人オムロン株式会社
代理人個人,個人
主分類H03K 17/785 20060101AFI20250530BHJP(基本電子回路)
要約【課題】制御信号がオフされてから実際に半導体スイッチング素子がオフされるまでの時間を短縮する。
【解決手段】フォトボルカプラ10は、第1の制御信号Vctl1を受け、第1の制御信号Vctl1に従って発生された第2の制御信号Vctl2を出力する。第1の半導体スイッチング素子Q1は、第2の制御信号Vctl2が印加される制御端子を有し、第2の制御信号Vctl2に従ってオン及びオフする。検出回路11は、第1の制御信号Vctl1の電圧が予め決められたしきい値より低下したか否かを検出する。放電回路12は、第1の制御信号Vctl1の電圧がしきい値より低下した場合、制御端子の電荷を放電する。
【選択図】図1
特許請求の範囲【請求項１】
第１の制御信号を受け、前記第１の制御信号に従って発生された第２の制御信号を出力するフォトボルカプラと、
前記第２の制御信号が印加される制御端子を有し、前記第２の制御信号に従ってオン及びオフする第１の半導体スイッチング素子と、
前記第１の制御信号の電圧が予め決められたしきい値より低下したか否かを検出する検出回路と、
前記第１の制御信号の電圧が前記しきい値より低下した場合、前記制御端子の電荷を放電する放電回路とを備える、
ソリッドステートリレー。
続きを表示（約 650 文字）【請求項２】
前記検出回路は、ツェナーダイオード及び第２の半導体スイッチング素子を備え、
前記しきい値は、前記ツェナーダイオードの降伏電圧と、前記第２の半導体スイッチング素子のしきい値電圧との和に基づいて設定される、
請求項１記載のソリッドステートリレー。
【請求項３】
前記検出回路は、前記第１の制御信号が入力される入力端子と、第１及び第２の出力端子とを有する比較回路を備え、
前記比較回路は、
前記第１の制御信号の電圧が前記しきい値以上である場合、前記第１及び第２の出力端子を内部的に絶縁し、
前記第１の制御信号の電圧が前記しきい値より低下した場合、前記第１及び第２の出力端子を短絡する、
請求項１記載のソリッドステートリレー。
【請求項４】
前記検出回路は、前記第１の制御信号の電圧が前記しきい値より低下した場合に前記放電回路にエネルギーを供給するように接続された第１のキャパシタを備える、
請求項１記載のソリッドステートリレー。
【請求項５】
前記放電回路は、前記第１の半導体スイッチング素子を前記検出回路から電気的に絶縁する結合素子を備える、
請求項１～４のうちの１つに記載のソリッドステートリレー。
【請求項６】
前記放電回路は、前記結合素子及び前記検出回路の間に接続された第２のキャパシタをさらに備える、
請求項５記載のソリッドステートリレー。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ソリッドステートリレーに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
機械式リレーの様々な欠点、例えば、接点の接触不良、チャタリング、動作音、アークなどを克服するために、半導体素子のみからなるソリッドステートリレーが提案されている。
【０００３】
ソリッドステートリレーは、制御信号に従ってオン及びオフされる半導体スイッチング素子（例えば電界効果トランジスタ）を備える。ソリッドステートリレーは、その一次側回路及び二次側回路の電気的絶縁を維持するために、フォトカプラ又はフォトボルカプラなどを備える場合がある。
【０００４】
例えば、特許文献１は、フォトボルカプラを備えたスイッチング装置を開示している。
【先行技術文献】
【特許文献】
【０００５】
特開平８－２４２１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、省電力のため、半導体スイッチング素子のオン抵抗を低くすることが求められる。この場合、半導体スイッチング素子のゲート容量が大きいので、制御信号がオフされてから半導体スイッチング素子のゲート・ソース電圧は緩やかに低下し、制御信号がオフされてから実際に半導体スイッチング素子がオフされるまでに時間がかかる。電界効果トランジスタの場合、ゲート・ソース電圧が十分に大きくないとオン抵抗が増大する。従って、二次側回路に大電流が流れている場合には半導体スイッチング素子の損失が大きくなり、従って、半導体スイッチング素子の安全動作領域の範囲外になる。この場合、オフする際に半導体スイッチング素子が破損するおそれがある。このため、制御信号がオフされてから実際に半導体スイッチング素子がオフされるまでの時間を短縮することが求められる。
【０００７】
本開示の目的は、制御信号がオフされてから実際に半導体スイッチング素子がオフされるまでの時間を従来よりも短縮したソリッドステートリレーを提供することにある。
【課題を解決するための手段】
【０００８】
本開示の第１の側面に係るソリッドステートリレーは、
第１の制御信号を受け、前記第１の制御信号に従って発生された第２の制御信号を出力するフォトボルカプラと、
前記第２の制御信号が印加される制御端子を有し、前記第２の制御信号に従ってオン及びオフする第１の半導体スイッチング素子と、
前記第１の制御信号の電圧が予め決められたしきい値より低下したか否かを検出する検出回路と、
前記第１の制御信号の電圧が前記しきい値より低下した場合、前記制御端子の電荷を放電する放電回路とを備える。
【０００９】
この構成によれば、制御信号がオフされてから実際に半導体スイッチング素子がオフされるまでの時間を従来よりも短縮することができる。
【００１０】
本開示の第２の側面に係るソリッドステートリレーによれば、第１の側面に係るソリッドステートリレーにおいて、
前記検出回路は、ツェナーダイオード及び第２の半導体スイッチング素子を備え、
前記しきい値は、前記ツェナーダイオードの降伏電圧と、前記第２の半導体スイッチング素子のしきい値電圧との和に基づいて設定される。
（【００１１】以降は省略されています）

関連特許