特許ウォッチ

公開番号2025040584
公報種別公開特許公報(A)
公開日2025-03-25
出願番号2023147480
出願日2023-09-12
発明の名称電子部品
出願人TDK株式会社
代理人個人,個人,個人
主分類H03H 7/46 20060101AFI20250317BHJP(基本電子回路)
要約【課題】素子間結合の抑制により減衰量を向上できる電子部品を提供する。
【解決手段】電子部品1は、素体2と、素体2内に配置され、第一通過帯域を有する第一フィルタF1を構成する第一インダクタ導体と、素体2内に配置され、第一通過帯域とは異なる第二通過帯域を有する第二フィルタF2を構成する第二インダクタ導体と、素体2内に配置され、第一インダクタ導体と共に第一フィルタF1を構成するキャパシタ導体と、素体2内に配置されている第一グラウンド導体33と、を備え、第一グラウンド導体33は、複数の誘電体層の積層方向において、第二インダクタ導体とキャパシタ導体との間に配置されており、第一グラウンド導体33は、積層方向から見て、第二インダクタ導体と重なるキャパシタ導体を少なくとも覆っている。
【選択図】図6

特許請求の範囲【請求項１】
複数の誘電体層が積層されて形成されている素体と、
前記素体内に配置され、第一通過帯域を有する第一フィルタを構成する第一インダクタ導体と、
前記素体内に配置され、前記第一通過帯域とは異なる第二通過帯域を有する第二フィルタを構成する第二インダクタ導体と、
前記素体内に配置され、前記第一インダクタ導体と共に前記第一フィルタを構成するキャパシタ導体と、
前記素体内に配置されている第一グラウンド導体と、を備え、
前記第一グラウンド導体は、複数の前記誘電体層の積層方向において、前記第二インダクタ導体と前記キャパシタ導体との間に配置されており、
前記第一グラウンド導体は、前記積層方向から見て、前記第二インダクタ導体と重なる前記キャパシタ導体を少なくとも覆っている、電子部品。
続きを表示（約 910 文字）【請求項２】
前記素体内に配置されている第二グラウンド導体を備え、
前記キャパシタ導体は、前記積層方向において、前記第一グラウンド導体と前記第二グラウンド導体との間に配置されている、請求項１に記載の電子部品。
【請求項３】
前記キャパシタ導体は、
前記積層方向から見て、前記第二インダクタ導体と重なる位置に配置されている第一導体部と、
前記積層方向から見て、前記第二インダクタ導体と重ならない位置に配置されている第二導体部と、を有し、
前記第一導体部は、前記積層方向から見て、前記第一グラウンド導体に覆われており、
前記第二導体部は、前記積層方向から見て、前記第一グラウンド導体に覆われていない、
請求項２に記載の電子部品。
【請求項４】
前記キャパシタ導体は、前記第一導体部と前記第二導体部とを接続している接続部を有し、
前記積層方向から見て、前記接続部の幅は、前記第一導体部及び前記第二導体部のそれぞれの幅よりも小さい、請求項３に記載の電子部品。
【請求項５】
前記第一インダクタ導体と前記第二インダクタ導体とは、前記積層方向に直交する方向において離間して配置されており、
前記接続部は、前記積層方向から見て、前記第一インダクタ導体と前記第二インダクタ導体との間に配置されている、請求項４に記載の電子部品。
【請求項６】
前記第一導体部は、前記積層方向から見て、前記第二グラウンド導体に覆われている、請求項３又は４に記載の電子部品。
【請求項７】
前記素体の外表面に配置されている複数の端子電極を備え、
前記第一グラウンド導体は、前記複数の端子電極のうち、他の電子機器のグラウンドと接続する複数の前記端子電極に電気的に接続されている、請求項１又は２に記載の電子部品。
【請求項８】
前記第一グラウンド導体が電気的に接続されている前記端子電極と、前記第二インダクタ導体が電気的に接続されている前記端子電極とが異なる、請求項７に記載の電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電子部品に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１には、それぞれ電極を設けた複数の誘電体層を含む積層体で構成される共振器を備える電子部品であって、いずれかの誘電体層に設けたグラウンド電極と、いずれかの誘電体層に設けたキャパシタ電極と、キャパシタ電極との接続部を始点として、かつ、グラウンド電極との接続部を終点とし、キャパシタ電極を設けた誘電体層及びグラウンド電極を設けた誘電体層とは異なる誘電体層に設けた線路電極を経由して形成されたインダクタ電極と、を備える電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１４／１１２１６０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品において、素体内にキャパシタ及びインダクタを含むフィルタが複数構成されている場合、一のフィルタのキャパシタと他のフィルタのインダクタとが結合し、減衰特性が低下するおそれがある。
【０００５】
本発明の一態様は、素子間結合の抑制により減衰量を向上できる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明の一態様に係る電子部品は、複数の誘電体層が積層されて形成されている素体と、素体内に配置され、第一通過帯域を有する第一フィルタを構成する第一インダクタ導体と、素体内に配置され、第一通過帯域とは異なる第二通過帯域を有する第二フィルタを構成する第二インダクタ導体と、素体内に配置され、第一インダクタ導体と共に第一フィルタを構成するキャパシタ導体と、素体内に配置されている第一グラウンド導体と、を備え、第一グラウンド導体は、複数の誘電体層の積層方向において、第二インダクタ導体とキャパシタ導体との間に配置されており、第一グラウンド導体は、積層方向から見て、第二インダクタ導体と重複するキャパシタ導体を少なくとも覆っている。
【０００７】
本発明の一態様に係る電子部品では、第一グラウンド導体は、積層方向において、第二インダクタ導体とキャパシタ導体との間に配置されている。この構成において、第一グラウンド導体は、積層方向から見て、第二インダクタ導体と重なるキャパシタ導体を少なくとも覆っている。すなわち、第一グラウンド導体は、キャパシタ導体において、積層方向において第二インダクタ導体と対向する部分を少なくとも覆っている。これにより、電子部品では、第一フィルタのキャパシタ導体と第二フィルタの第二インダクタ導体とのアイソレーションが向上する。したがって、電子部品では、第一フィルタのキャパシタ導体と第二フィルタの第二インダクタ導体とが結合することを抑制できる。その結果、電子部品では、素子間結合の抑制により減衰量を向上できる。
【０００８】
（２）上記（１）の電子部品において、素体内に配置されている第二グラウンド導体を備え、キャパシタ導体は、積層方向において、第一グラウンド導体と第二グラウンド導体との間に配置されていてもよい。この構成では、第一フィルタのキャパシタ導体と第一グラウンド導体及び第二グラウンド導体とによってキャパシタが構成されるため、当該キャパシタの容量を増大させることができる。
【０００９】
（３）上記（２）の電子部品において、キャパシタ導体は、積層方向から見て、第二インダクタ導体と重なる位置に配置されている第一導体部と、積層方向から見て、第二インダクタ導体と重ならない位置に配置されている第二導体部と、を有し、第一導体部は、積層方向から見て、第一グラウンド導体に覆われており、第二導体部は、積層方向から見て、第一グラウンド導体に覆われていなくてもよい。この構成では、積層方向において第二インダクタ導体と重なる第一導体部を第一グラウンド導体によって覆うため、第一導体部と第二インダクタ導体とが結合することを抑制できる。
【００１０】
（４）上記（３）の電子部品において、キャパシタ導体は、第一導体部と第二導体部とを接続している接続部を有し、積層方向から見て、接続部の幅は、第一導体部及び第二導体部のそれぞれの幅よりも小さくてもよい。この構成では、接続部の幅が小さい（細い）ため、接続部と第一グラウンド導体とによって構成されるキャパシタの容量が小さい。そのため、誘電体層（導体）の積層にずれが生じた場合であっても、電子部品の特性に与える影響が小さい。したがって、電子部品の特性のばらつきを抑制できる。
（【００１１】以降は省略されています）

関連特許