特許ウォッチ

公開番号2025069575
公報種別公開特許公報(A)
公開日2025-05-01
出願番号2023179380
出願日2023-10-18
発明の名称半導体装置及び水晶発振装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03B 5/32 20060101AFI20250423BHJP(基本電子回路)
要約【課題】製造条件のずれに影響されず、安定した発振周波数を出力する半導体装置を提供する。
【解決手段】半導体装置1は、第1、第2外部端子T1、T2と、第1外部端子T1に接続されて、第1印加電圧V203により第1容量が変わる第1キャパシタMC203と、第2外部端子T2に接続されて、第2印加電圧V204により第2容量が変わる第2キャパシタMC204と、第1、第2外部端子T1、T2に接続される水晶発振回路10と、調整電圧Vadjを生成する電圧生成素子206と、前記調整電圧Vadjに応じて、第1印加電圧V203及び第2印加電圧V204を生成し、第1キャパシタMC203に第1印加電圧V203を出力し、第2キャパシタMC204に第2印加電圧V204を出力する制御電圧出力部205と、を備え、前記調整電圧Vadjの典型値からのずれによって前記第1容量及び前記第2容量それぞれの典型値からのずれを抑制する。
【選択図】図7
特許請求の範囲【請求項１】
第１外部端子と、
第２外部端子と、
前記第１外部端子に接続されて、第１印加電圧により第１容量が変わるように構成された第１キャパシタと、
前記第２外部端子に接続されて、第２印加電圧により第２容量が変わるように構成された第２キャパシタと、
前記第１外部端子と前記第２外部端子に接続されるように構成された水晶発振回路と、
調整電圧を生成するように構成された電圧生成素子と、
前記調整電圧に応じて、前記第１印加電圧及び前記第２印加電圧を生成し、前記第１キャパシタに前記第１印加電圧を出力し、前記第２キャパシタに前記第２印加電圧を出力するように構成された制御電圧出力部と、
を備え、
前記調整電圧の典型値からのずれによって前記第１容量及び前記第２容量それぞれの典型値からのずれを抑制する半導体装置。
続きを表示（約 410 文字）【請求項２】
前記第１キャパシタと前記第２キャパシタは、ＭＯＳキャパシタで構成される請求項１に記載の半導体装置。
【請求項３】
前記電圧生成素子は、ダイオード接続されたＭＯＳトランジスタを含む請求項１又は請求項２に記載の半導体装置。
【請求項４】
温度センサをさらに備え、
前記制御電圧出力部は、前記温度センサの出力を使用して、前記第１印加電圧と前記第２印加電圧を出力するように構成されている請求項１に記載の半導体装置。
【請求項５】
温度センサからの出力を受ける入力端子を備え、
前記制御電圧出力部は、前記入力端子の入力を使用して、前記第１印加電圧と前記第２印加電圧を出力するように構成されている請求項１に記載の半導体装置。
【請求項６】
請求項３に記載の半導体装置と、
水晶振動子と、
を備える水晶発振装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体装置及び水晶発振装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１で開示されている半導体装置は、水晶振動子を用いて発振信号を生成する発振回路を備える。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１４１２２３号公報
【０００４】
［概要］
しかしながら、発振信号の発振周波数については、更なる検討の余地があった。
【０００５】
本明細書中に開示されている半導体装置は、第１外部端子と、第２外部端子と、前記第１外部端子に接続されて、第１印加電圧により第１容量が変わるように構成された第１キャパシタと、前記第２外部端子に接続されて、第２印加電圧により第２容量が変わるように構成された第２キャパシタと、前記第１外部端子と前記第２外部端子に接続されるように構成された水晶発振回路と、調整電圧を生成するように構成された電圧生成素子と、前記調整電圧に応じて、前記第１印加電圧及び前記第２印加電圧を生成し、前記第１キャパシタに前記第１印加電圧を出力し、前記第２キャパシタに前記第２印加電圧を出力するように構成された制御電圧出力部と、を備え、前記調整電圧の典型値からのずれによって前記第１容量及び前記第２容量それぞれの典型値からのずれを抑制する。
【０００６】
本明細書において、ＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳトランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。以下、Ｎチャネル型ＭＯＳ電界効果トランジスタをＮＭＯＳトランジスタと称し、Ｐチャネル型ＭＯＳ電界効果トランジスタをＰＭＯＳトランジスタと称す。
【０００７】
本明細書において、ＭＯＳキャパシタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるキャパシタをいう。つまり、ＭＯＳキャパシタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る水晶発振装置を示す図である。
図２は、水晶発振装置の温度－発振周波数変化量を示す図である。
図３は、水晶発振装置の負荷容量－発振周波数変化量特性を示す図である。
図４は、ＭＯＳキャパシタのゲート電圧ＶＧ－静電容量特性を示す図である。
図５は、本開示の第２実施形態に係る水晶発振装置を示す図である。
図６は、温度特性の補正後における水晶発振装置の温度－発振周波数変化量特性を示す図である。
図７は、本開示の第３実施形態に係る水晶発振装置を示す図である。
図８は、製造条件等のずれによるＭＯＳキャパシタのゲート電圧ＶＧ－静電容量特性としきい値電圧の変化との関係を示す図である。
図９は、図８のＶｔｈ１＜ゲート電圧ＶＧ＜ＶＢ３の範囲を拡大した、細実線と太実線を示した図である。
図１０は、第３実施形態の第１具体例を示す図である。
図１１は、ダイオード接続されたＭＯＳトランジスタのＶＤＳ－ＩＤ特性を示す図である。
図１２は、ダイオード接続されたＭＯＳトランジスタのＶＤＳ－ＩＤ特性としきい値電圧の変化との関係を示す図である。
図１３は、第３実施形態の第２具体例を示す図である。
【０００９】
［詳細な説明］
＜第１実施形態＞
図１は、第１実施形態に係る水晶発振装置を示す図である。本実施形態の水晶発振装置は、半導体装置１と、水晶振動子Ｘと、負荷容量Ｃ１１及びＣ１２と、を備える。半導体装置１は、水晶振動子接続端子Ｔ１とＴ２、水晶発振回路１０、インバータ１０２を備える。水晶振動子Ｘは、水晶振動子接続端子Ｔ１とＴ２に接続される。負荷容量Ｃ１１とＣ１２も水晶振動子接続端子Ｔ１とＴ２に接続される。ＯＳＣ＿ＯＵＴは、発振出力信号である。
【００１０】
水晶発振回路１０は、インバータ１０１、帰還抵抗Ｒｆ、振幅制限抵抗Ｒｄを備える。帰還抵抗Ｒｆ、振幅制限抵抗Ｒｄ、負荷容量Ｃ１１、Ｃ１２の値を適切に設定することで、発振出力信号ＯＳＣ＿ＯＵＴの発振周波数は、所望の値となり得る。
（【００１１】以降は省略されています）

関連特許