特許ウォッチ

公開番号2025079974
公報種別公開特許公報(A)
公開日2025-05-23
出願番号2023192894
出願日2023-11-13
発明の名称半導体装置および電子機器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G06F 13/38 20060101AFI20250516BHJP(計算;計数)
要約【課題】半導体装置内の通信速度に関して、更なる検討の余地があった。
【解決手段】半導体装置(100)は、送信回路(200)と、受信回路(300)と、を備えている。送信回路(200)は、通信モードとして、通信信号(SD)として第1ビット幅の第1通信信号(SD1)を送信する第1通信モード(MD1)と、通信信号(SD)として第1通信信号(SD1)、および第1ビット幅よりも短い第2ビット幅の第2通信信号(SD2)のうち、少なくとも第2通信信号(SD2)を送信する第2通信モード(MD2)と、を備えている。受信回路(300)は、第1通信信号(SD1)に含まれるモード設定パラメータ(SD1c、SD1p)に基づいて、第1通信モード(MD1)および第2通信モード(MD2)を判別するように構成されている。
【選択図】図9
特許請求の範囲【請求項１】
通信信号を送信するように構成されている送信回路と、
前記通信信号を受信するように構成されている受信回路と、
を備え、
前記送信回路は、通信モードとして、
前記通信信号として第１ビット幅の第１通信信号を送信する第１通信モードと、
前記通信信号として前記第１通信信号、および前記第１ビット幅よりも短い第２ビット幅の第２通信信号のうち、少なくとも前記第２通信信号を送信する第２通信モードと、
を備え、
前記受信回路は、前記第１通信信号に含まれるモード設定パラメータに基づいて、前記第１通信モードおよび前記第２通信モードを判別する半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第２通信信号は、判定ビットとパラメータビットを含み、
前記送信回路は、前記第２通信モードにおいて、
前記第２通信信号としてデータを送る場合、前記判定ビットを第１論理値にするとともに、前記パラメータビットに値を格納し、
前記第２通信信号と続けて前記第１通信信号を送信する場合、前記第２通信信号の前記判定ビットを第２論理値にする請求項１に記載の半導体装置。
【請求項３】
前記送信回路は、
前記第１通信モードから前記第２通信モードに切り替える際に、前記モード設定パラメータとして第１パラメータを格納した前記第１通信信号を送信し、
前記第２通信モードから前記第１通信モードに切り替える際に、前記モード設定パラメータとして第２パラメータを格納した前記第１通信信号を送信し、
前記受信回路は、受信した前記第１通信信号に含まれる前記モード設定パラメータが前記第１パラメータおよび前記第２パラメータのいずれであるかを検出して、前記第１通信モードおよび前記第２通信モードを判定する請求項２に記載の半導体装置。
【請求項４】
前記受信回路は、前記第２通信信号に応じて内部制御を行うように構成されている内部制御回路を備えている請求項２に記載の半導体装置。
【請求項５】
前記第２通信信号は、少なくとも１つの前記パラメータビットを含み、
前記内部制御回路は、前記第２通信信号に含まれる各前記パラメータビットのそれぞれに対応付けられた少なくとも１つのスイッチを備え、
前記送信回路は、前記第２通信信号として前記データを送る場合、各前記パラメータビットに第３論理値または第４論理値を格納し、
前記内部制御回路は、前記第２通信信号を受信すると、
前記第３論理値が格納された前記パラメータビットに対応する前記スイッチをオフし、
前記第４論理値が格納された前記パラメータビットに対応する前記スイッチをオンするように内部制御する請求項４に記載の半導体装置。
【請求項６】
前記パラメータビットは、前記第２通信信号のパラメータを示す第２通信パラメータビットであり、
前記第１通信信号は、前記第１通信信号のパラメータを示す第１通信パラメータビットを含み、
前記第１ビット幅は、前記第１パラメータビットが８の倍数のビット幅となるように構成された前記第１通信信号のビット幅である請求項１から３のいずれかに記載の半導体装置。
【請求項７】
前記送信回路の回路素子を集積化した第１チップと、
前記受信回路の回路素子を集積化した第２チップと、
を単一のパッケージに封止した、請求項１から３のいずれかに記載の半導体装置。
【請求項８】
請求項１から３のいずれかに記載の半導体装置を備える電子機器。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体装置および電子機器に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、２つのチップ間で通信を行う場合、比較的低速な通信プロトコルを使用していた。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１９－１０６１３４号公報
【０００５】
［概要］
特許文献１で開示されている半導体装置は、通信速度に関して更なる検討の余地があった。
【０００６】
本明細書中に開示されている半導体装置は、送信回路と、受信回路と、を備えている。送信回路は、通信信号を送信するように構成されている。受信回路は、通信信号を受信するように構成されている。送信回路は、通信モードとして、通信信号として第１ビット幅の第１通信信号を送信する第１通信モードと、通信信号として第１通信信号、および第１ビット幅よりも短い第２ビット幅の第２通信信号のうち、少なくとも第２通信信号を送信する第２通信モードと、を備えている。受信回路は、第１通信信号に含まれるモード設定パラメータに基づいて、第１通信モードおよび第２通信モードを判別するように構成されている。
【０００７】
本明細書中に開示されている電子機器は、上記構成の半導体装置を備えている。
【図面の簡単な説明】
【０００８】
図１は、本開示の半導体装置１００の構成を示すブロック図である。
図２は、チップセレクトラインＣＳＢの論理レベル、クロックラインＣＬＫの論理レベル、および通信信号ＳＤの構成を示す図である。
図３は、スレーブ側内部回路３０２の構成の一例を示すブロック図である。
図４は、緊急の内部制御のタイミングを示したタイミングチャートである。
図５は、第２通信モードＭＤ２中のチップセレクトラインＣＳＢの電圧レベル、クロックラインＣＬＫの電圧レベル、および第２通信信号ＳＤ２の構成を示す図である。
図６は、第２通信モードＭＤ２中に第１通信信号ＳＤ１を送る場合の態様を示した図である。
図７は、合計４バイトの第１通信信号ＳＤ１を送信する場合の態様を示した図である。
図８は、合計３バイトの第１通信信号ＳＤ１を送信する場合の態様を示した図である。
図９は、第１通信モードＭＤ１から第２通信モードＭＤ２に切り換わる際の、通信信号ＳＤの構成を示す図である。
図１０は、第２通信モードＭＤ２から第１通信モードＭＤ１に切り換わる際の、通信信号ＳＤの構成を示す図である。
図１１は、ＬＩＮＡｕｔｏＡｄｄｒｅｓｓｉｎｇ機能を実行する際の、制御フローを示す図である。
図１２は、図１１に示したステップＳｔ２０の詳細な態様について示した図である。
【０００９】
［詳細な説明］
＜半導体装置１００の基本的な構成について＞
図１は、本開示の半導体装置１００の構成を示すブロック図である。図１に示すように、半導体装置１００は、車載ネットワーク装置等の電子機器５００に搭載される。半導体装置１００は、マスターチップ２００（送信回路）およびスレーブチップ３００（受信回路）を備える。
【００１０】
マスターチップ２００はホストデバイスとも称され、マイコン等である。スレーブチップ３００は、マスターチップ２００の制御下で動作するアナログ回路を含んでいる。マスターチップ２００およびスレーブチップ３００のそれぞれは、後述する複数の回路素子等を集積化したチップである。半導体装置１００は、マスターチップ２００およびスレーブチップ３００を単一のパッケージに封止して構成された半導体集積回路（ＬＳＩ[Large Scale Integration]）である。
（【００１１】以降は省略されています）

関連特許