特許ウォッチ

公開番号2025021948
公報種別公開特許公報(A)
公開日2025-02-14
出願番号2023126076
出願日2023-08-02
発明の名称絶縁チップおよび半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/00 20060101AFI20250206BHJP(基本的電気素子)
要約【課題】半導体基板の反りを抑制すること。
【解決手段】半導体装置は、第1ユニット50および第2ユニット60と、第1ユニット50の上および第2ユニット60の上に配置された第3ユニット70と、を備える。第1ユニット50は、第1半導体基板51と第1素子絶縁層52と第1コイル41とを含む。第2ユニット60は、第2半導体基板61と第2素子絶縁層62と第4コイル44とを含む。第3ユニット70は、第3半導体基板71と第3素子絶縁層72と第2コイル42および第3コイル43とを含む。ユニット配置状態において、第1コイル41および第2コイル42はZ方向において対向配置されており、第3コイル43および第4コイル44はZ方向において対向配置されている。
【選択図】図10
特許請求の範囲【請求項１】
第１方向において互いに離隔して配列された第１ユニットおよび第２ユニットと、
前記第１ユニットと前記第２ユニットとの前記第１方向の間を跨るように、前記第１ユニットの上および前記第２ユニットの上に配置された第３ユニットと、
を備え、
前記第１ユニットは、
第１半導体基板と、
前記第３ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、
前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれた第１絶縁素子と、
を含み、
前記第２ユニットは、
第２半導体基板と、
前記第３ユニットの側を向く第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含み、前記第２素子裏面が前記第２半導体基板と接する第２素子絶縁層と、
前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれた第２絶縁素子と、
を含み、
前記第３ユニットは、
第３半導体基板と、
第３素子表面、および前記第３素子表面とは反対側の第３素子裏面を含み、前記第３素子裏面が前記第３半導体基板と接する第３素子絶縁層と、
前記第３素子絶縁層の厚さ方向において前記第３素子表面から離隔した位置で前記第３素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第３絶縁素子および第４絶縁素子と、
を含み、
前記第３ユニットの前記第３素子絶縁層が前記第１ユニットの前記第１素子絶縁層および前記第２ユニットの前記第２素子絶縁層の双方の上に配置されたユニット配置状態において、前記第１絶縁素子および前記第３絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第２絶縁素子および前記第４絶縁素子は前記第２素子絶縁層の厚さ方向において対向配置されている
絶縁チップ。
続きを表示（約 1,800 文字）【請求項２】
前記第１ユニット、前記第２ユニット、および前記第３ユニットの少なくとも１つには、前記第１ユニットおよび前記第２ユニットに対する前記第３ユニットの位置を決める位置決め部が設けられている
請求項１に記載の絶縁チップ。
【請求項３】
前記位置決め部は、前記第１ユニットおよび前記第２ユニットの少なくとも一方に設けられたバンプおよび凹部の一方と、前記第３ユニットに設けられた前記バンプおよび前記凹部の他方と、によって構成されている
請求項２に記載の絶縁チップ。
【請求項４】
前記位置決め部は、前記第１ユニットの前記第１素子表面および前記第２ユニットの前記第２素子表面の少なくとも一方に形成された位置決め印によって構成されている
請求項２に記載の絶縁チップ。
【請求項５】
前記第１素子絶縁層は、前記第１素子表面を構成する第１パッシベーション膜を含み、
前記第２素子絶縁層は、前記第２素子表面を構成する第２パッシベーション膜を含み、
前記位置決め部は、前記第３ユニットに合わせて前記第１パッシベーション膜および前記第２パッシベーション膜の双方を切り欠くことによって構成されている
請求項２に記載の絶縁チップ。
【請求項６】
前記第３ユニットは、前記第３絶縁素子と前記第４絶縁素子とを接続する接続配線を含み、
前記第３絶縁素子、前記第４絶縁素子、および前記接続配線は、前記第３素子絶縁層の厚さ方向において互いに同じ位置に配置されている
請求項１に記載の絶縁チップ。
【請求項７】
前記第３絶縁素子は、互いに離隔した第１コイル端部および第２コイル端部を含む開いた環状に形成されたコイルを含み、
前記第４絶縁素子は、互いに離隔した第３コイル端部および第４コイル端部を含む開いた環状に形成されたコイルを含み、
前記接続配線は、
前記第１コイル端部と前記第３コイル端部とを接続する第１接続配線と、
前記第２コイル端部と前記第４コイル端部とを接続する第２接続配線と、
を含む
請求項６に記載の絶縁チップ。
【請求項８】
前記第３絶縁素子は、同心円状に形成された複数の開いた環状に形成された第１同心コイルを含み、
前記第４絶縁素子は、同心円状に形成された複数の開いた環状に形成された第２同心コイルを含み、
前記複数の第１同心コイルの各々は、互いに離隔した第１コイル端部および第２コイル端部を含み、
前記複数の第２同心コイルの各々は、互いに離隔した第３コイル端部および第４コイル端部を含み、
前記接続配線は、
複数の前記第１コイル端部と複数の前記第３コイル端部とを共通して接続する第１接続配線と、
複数の前記第２コイル端部と複数の前記第４コイル端部とを共通して接続する第２接続配線と、
を含む
請求項６に記載の絶縁チップ。
【請求項９】
前記第３絶縁素子は、同心円状に形成された複数の開いた環状に形成された第１同心コイルを含み、
前記第４絶縁素子は、同心円状に形成された複数の開いた環状に形成された第２同心コイルを含み、
前記複数の第１同心コイルの各々は、互いに離隔した第１コイル端部および第２コイル端部を含み、
前記複数の第２同心コイルの各々は、互いに離隔した第３コイル端部および第４コイル端部を含み、
前記接続配線は、
複数の前記第１コイル端部と複数の前記第３コイル端部とを個別に接続する複数の第１接続配線と、
複数の前記第２コイル端部と複数の前記第４コイル端部とを個別に接続する複数の第２接続配線と、
を含む
請求項６に記載の絶縁チップ。
【請求項１０】
前記第１ユニットは、前記第１絶縁素子と電気的に接続された第１パッドを含み、
前記第１パッドは、前記第１方向において前記第３ユニットに対して前記第２ユニットとは反対側に位置し、前記第１素子絶縁層の厚さ方向において前記第１素子絶縁層から露出している
請求項１に記載の絶縁チップ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、絶縁チップおよび半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
特許文献１には、半導体基板と、この基板に形成された絶縁層積層構造と、絶縁層積層構造内に形成された上コイルおよび下コイルとを含むトランスチップが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－７８１６９号公報
【０００４】
［概要］
ところで、トランスチップの耐圧の向上を図る場合、上コイルと下コイルとの間の距離を大きくする必要があるので、絶縁層積層構造の絶縁層の積層数を増やすことが考えられる。この場合、絶縁層を増やす分、半導体基板が反りやすくなる。なお、このような問題は、コイルを含むトランスチップに限られず、キャパシタを用いた絶縁チップにおいても同様に生じ得る。
【０００５】
本開示の一態様の絶縁チップは、第１方向において互いに離隔して配列された第１ユニットおよび第２ユニットと、前記第１ユニットと前記第２ユニットとの前記第１方向の間を跨るように、前記第１ユニットの上および前記第２ユニットの上に配置された第３ユニットと、を備え、前記第１ユニットは、第１半導体基板と、前記第３ユニットの側を向く第１素子表面、および前記第１素子表面とは反対側の第１素子裏面を含み、前記第１素子裏面が前記第１半導体基板と接する第１素子絶縁層と、前記第１素子絶縁層の厚さ方向において前記第１素子表面から離隔した位置で前記第１素子絶縁層に埋め込まれた第１絶縁素子と、を含み、前記第２ユニットは、第２半導体基板と、前記第３ユニットの側を向く第２素子表面、および前記第２素子表面とは反対側の第２素子裏面を含み、前記第２素子裏面が前記第２半導体基板と接する第２素子絶縁層と、前記第２素子絶縁層の厚さ方向において前記第２素子表面から離隔した位置で前記第２素子絶縁層に埋め込まれた第２絶縁素子と、を含み、前記第３ユニットは、第３半導体基板と、第３素子表面、および前記第３素子表面とは反対側の第３素子裏面を含み、前記第３素子裏面が前記第３半導体基板と接する第３素子絶縁層と、前記第３素子絶縁層の厚さ方向において前記第３素子表面から離隔した位置で前記第３素子絶縁層に埋め込まれ、前記第１方向において互いに離隔して配列されるとともに互いに電気的に接続された第３絶縁素子および第４絶縁素子と、を含み、前記第３ユニットの前記第３素子絶縁層が前記第１ユニットの前記第１素子絶縁層および前記第２ユニットの前記第２素子絶縁層の双方の上に配置されたユニット配置状態において、前記第１絶縁素子および前記第３絶縁素子は前記第１素子絶縁層の厚さ方向において対向配置されており、前記第２絶縁素子および前記第４絶縁素子は前記第２素子絶縁層の厚さ方向において対向配置されている。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置の概略回路図である。
図２は、図１の半導体装置の概略平面図である。
図３は、図２のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図２の半導体装置における第１ユニットの概略平面図である。
図５は、図４のＦ５－Ｆ５線で第１ユニットを切断した概略断面図である。
図６は、図２の半導体装置における第２ユニットの概略平面図である。
図７は、図６のＦ７－Ｆ７線で第２ユニットを切断した概略断面図である。
図８は、図２の半導体装置における第３ユニットの概略平面図である。
図９は、図８のＦ９－Ｆ９線で第３ユニットを切断した概略断面図である。
図１０は、図３における第１ユニット、第２ユニット、第３ユニット、およびその周辺を拡大した概略断面図である。
図１１は、第２実施形態の半導体装置における第３ユニットの概略平面図である。
図１２は、図１１のＦ１２－Ｆ１２線で半導体装置を切断した概略断面図である。
図１３は、第２実施形態の半導体装置の変更例における第２コイル、第３コイル、および接続配線の概略平面図である。
図１４は、第２実施形態の半導体装置の変更例における第２コイル、第３コイル、および接続配線の概略平面図である。
図１５は、第３実施形態の半導体装置の概略平面図である。
図１６は、図１５のＦ１６－Ｆ１６線で半導体装置を切断した概略断面図である。
図１７は、第１ユニットから第３ユニットが分離した状態の半導体装置の概略断面図である。
図１８は、第３実施形態の半導体装置の変更例において、半導体装置の概略平面図である。
図１９は、図１８のＦ１９－Ｆ１９線で半導体装置を切断した概略断面図である。
図２０は、第３実施形態の半導体装置の変更例において、第３ユニットを省略した状態の半導体装置の概略平面図である。
図２１は、図２０のＦ２１－Ｆ２１線で半導体装置を切断した断面構造であって、第３ユニットが第１ユニットおよび第２ユニットから分離した状態の概略断面図である。
図２２は、変更例の半導体装置の概略断面図である。
図２３は、変更例の半導体装置の概略断面図である。
図２４は、変更例の半導体装置の概略平面図である。
図２５は、変更例の半導体装置の概略断面図である。
図２６は、変更例の半導体装置の概略断面図である。
図２７は、変更例の半導体装置の概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示の絶縁チップおよび半導体装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物の順位付けするものではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本明細書において使用される「Ａの長さ（寸法）がＢの長さ（寸法）と等しい」または「Ａの長さ（寸法）とＢの長さ（寸法）とが互いに等しい」とは、Ａの長さ（寸法）とＢの長さ（寸法）との差が例えばＡの長さ（寸法）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許