特許ウォッチ

公開番号2025019664
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123394
出願日2023-07-28
発明の名称集約装置、メモリ性能の切り替え方法、及びバッファの制御装置
出願人住友電気工業株式会社
代理人弁理士法人サンクレスト国際特許事務所
主分類H04L 12/44 20060101AFI20250131BHJP(電気通信技術)
要約【課題】フレーム欠損を防止しつつ、バッファのメモリ性能の種別を切り替える。
【解決手段】本開示の一態様に係る装置は、複数の端末装置の通信を集約する集約装置であって、複数のバッファメモリを含むバッファと、前記複数の端末装置が送信元又は宛先である通信フレームを、外部への送信対象とするか輻輳回避のためにバッファリングするかを決定するフレーム処理部と、前記複数のバッファメモリのうちの一部の稼働を維持しつつ、前記バッファのメモリ性能の種別を切り替えるメモリ制御部と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
複数の端末装置の通信を集約する集約装置であって、
複数のバッファメモリを含むバッファと、
前記複数の端末装置が送信元又は宛先である通信フレームを、外部への送信対象とするか輻輳回避のためにバッファリングするかを決定するフレーム処理部と、
前記複数のバッファメモリのうちの一部の稼働を維持しつつ、前記バッファのメモリ性能の種別を切り替えるメモリ制御部と、を備える、集約装置。
続きを表示（約 1,400 文字）【請求項２】
前記複数のバッファメモリは、
下記の第１メモリと第２メモリとを含み、
前記メモリ性能の種別は、
前記第１メモリを低速のデータ転送速度で稼働させ、前記第２メモリを休止させる低帯域設定を含む、請求項１に記載の集約装置。
第１メモリ：複数のバッファメモリうちの一部のバッファメモリ
第２メモリ：複数のバッファメモリうちの第１メモリ以外のバッファメモリ
【請求項３】
前記メモリ性能の種別は、
前記第１メモリを休止させ、前記第２メモリを高速のデータ転送速度で稼働させる中帯域設定を含む、請求項２に記載の集約装置。
【請求項４】
前記メモリ性能の種別は、
前記第１メモリと前記第２メモリの双方を高速のデータ転送速度で稼働させる高帯域設定を含む、請求項３に記載の集約装置。
【請求項５】
前記メモリ制御部は、
前記低帯域設定から、前記第２メモリが書き込みを行い前記第１メモリが読み出しを行う中間状態に切り替え、前記第１メモリにデータがないことを条件として、前記中間状態から前記中帯域設定に切り替える、請求項３に記載の集約装置。
【請求項６】
前記メモリ制御部は、
前記中帯域設定から、前記第１メモリが自身用のデータの書き込みを行い前記第２メモリが自身用のデータの読み書きを行う中間状態に切り替え、前記第２メモリに前記第１メモリ用のデータがないことを条件として、前記中間状態から前記高帯域設定に切り替える、請求項４に記載の集約装置。
【請求項７】
前記バッファを共用する複数の受信ポートと、
前記複数の受信ポートにそれぞれ対応する前置バッファと、を更に備え、
前記バッファと前記受信ポートの間に前記前置バッファが介在している、請求項１から請求項６のいずれか１項に記載の集約装置。
【請求項８】
複数の端末装置の通信を集約する集約装置に搭載された、輻輳回避のためのバッファのメモリ性能を切り替える方法であって、
前記バッファは、
複数のバッファメモリを含み、
前記方法は、
前記複数のバッファメモリのうちの一部を稼働させるステップと、
前記一部の稼働を維持しつつ休止中のバッファメモリを稼働させることにより、前記メモリ性能を切り替えるステップと、を含むメモリ性能の切り替え方法。
【請求項９】
複数のバッファメモリを含むバッファの制御装置であって、
前記バッファは、
下記の第１メモリと第２メモリとを含み、
前記制御装置は、
前記第１メモリに対してデータの書き込み動作と読み出し動作を行う第１ＰＨＹと、
前記第１ＰＨＹの動作パラメータを調整する第１コントローラと、
前記第２メモリに対してデータの書き込み動作と読み出し動作を行う第２ＰＨＹと、
前記第２ＰＨＹの動作パラメータを調整する第２コントローラと、
バッファリング対象の通信フレームのデータの流れを、前記第１コントローラ及び前記第２コントローラのうちのいずれか一方を通す経路に切り替え可能なスイッチと、を備える、バッファの制御装置。
第１メモリ：複数のバッファメモリうちの一部のバッファメモリ
第２メモリ：複数のバッファメモリうちの第１メモリ以外のバッファメモリ

発明の詳細な説明【技術分野】
【０００１】
本開示は、集約装置、メモリ性能の切り替え方法、及びバッファの制御装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１には、動作クロックをそれぞれ個別に切り換え可能な中継処理部とインターフェース部とを備えるネットワーク中継装置が記載されている。
特許文献１のネットワーク中継装置では、スイッチング容量などの必要な性能を維持しつつ消費電力量を抑制するため、装置の運用状態などに応じて、中継処理部の動作クロックとインターフェース部の動作クロックが個別に変更される。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－２２８４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１０Ｇ－ＥＰＯＮのＯＬＴなどに代表される、複数の端末装置（ＯＮＵ）の通信を集約する集約装置では、輻輳時におけるフレーム欠損を回避するために、例えばＤＤＲメモリよりなるバッファが設けられることがある。
かかる集約装置において、例えば省電力化を図るためにＤＤＲメモリの動作クロックを切り替えようとすると、キャリブレーション中はデータの読み書きが不能になる。その結果、通信フレームを退避できなくなりフレーム欠損が発生することになる。
【０００５】
本開示は、かかる従来の問題点に鑑み、フレーム欠損を防止しつつバッファのメモリ性能の種別を切り替え可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る装置は、複数の端末装置の通信を集約する集約装置であって、複数のバッファメモリを含むバッファと、前記複数の端末装置が送信元又は宛先である通信フレームを、外部への送信対象とするか輻輳回避のためにバッファリングするかを決定するフレーム処理部と、前記複数のバッファメモリのうちの一部の稼働を維持しつつ、前記バッファのメモリ性能の種別を切り替えるメモリ制御部と、を備える。
【０００７】
本開示は、上記のような特徴的な構成を備えるシステム及び装置として実現できるだけでなく、かかる特徴的な構成をコンピュータに実行させるためのプログラムとして実現することができる。また、本開示は、システム及び装置の一部又は全部を実現する半導体集積回路として実現することができる。
【発明の効果】
【０００８】
本開示によれば、フレーム欠損を防止しつつバッファのメモリ性能の種別を切り替えることができる。
【図面の簡単な説明】
【０００９】
図１は、通信システムの構成例を示すネットワーク構成図である。
図２は、ＯＬＴの内部構成の一例を示すブロック図である。
図３は、メモリ制御部の内部構成の一例を示すブロック図である。
図４は、バッファの性能種別と切り替え種別のバリエーションを示す表である。
図５は、低帯域設定におけるユーザフレームのデータの流れを示す説明図である。
図６は、中帯域設定におけるユーザフレームのデータの流れを示す説明図である。
図７は、高帯域設定におけるユーザフレームのデータの流れを示す説明図である。
図８は、切り替え制御１の中間状態におけるユーザフレームのデータの流れを示す説明図である。
図９は、切り替え制御２の中間状態におけるユーザフレームのデータの流れを示す説明図である。
図１０は、ＯＬＴの内部構成の別例を示すブロック図である。
【発明を実施するための形態】
【００１０】
＜本開示の実施形態の概要＞
以下、本開示の実施形態の概要を列記して説明する。
（１）本実施形態の一態様に係る装置は、複数の端末装置の通信を集約する集約装置であって、複数のバッファメモリを含むバッファと、前記複数の端末装置が送信元又は宛先である通信フレームを、外部への送信対象とするか輻輳回避のためにバッファリングするかを決定するフレーム処理部と、前記複数のバッファメモリのうちの一部の稼働を維持しつつ、前記バッファのメモリ性能の種別を切り替えるメモリ制御部と、を備える。
（【００１１】以降は省略されています）

関連特許