特許ウォッチ

公開番号2025016610
公報種別公開特許公報(A)
公開日2025-02-04
出願番号2024189688,2023029509
出願日2024-10-29,2010-07-22
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G09G 3/20 20060101AFI20250128BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】消費電力を抑えつつ、走査線へ十分な振幅の信号を供給することができる半導体装置の提供を課題の一とする。また、消費電力を抑えつつ、走査線に供給する信号のなまりを抑制し、立ち上がり時間又は立ち下がり時間を短くすることができる半導体装置の提供を課題の一とする。
【解決手段】表示素子及び少なくとも1つの第1トランジスタをそれぞれ有する複数の画素と、複数の画素を選択するための信号を走査線に供給する走査線駆動回路とを有し、表示素子の画素電極層と、第1トランジスタのゲート電極層、ソース電極層及びドレイン電極層と、走査線とは、透光性を有する導電膜を用いており、走査線駆動回路は、第2トランジスタと、第2トランジスタのゲート電極層とソース電極層の間の電圧を保持する容量素子と、を有しており、第2トランジスタのソース電極層は走査線に接続されている半導体装置。
【選択図】図6
特許請求の範囲【請求項１】
第ｋ（ｋは１以上の整数）の回路と、第ｋ＋１の回路と、第ｋ＋２の回路と、を有し、
前記第ｋの回路は、第１乃至第３のトランジスタと、第１の容量素子と、を有し、
前記第ｋ＋１の回路は、第４乃至第６のトランジスタと、第２の容量素子と、を有し、
前記第ｋ＋２の回路は、第７乃至第９のトランジスタと、第３の容量素子と、を有し、
前記第１のトランジスタのソースまたはドレインの一方は、第１のクロック信号線と常に導通し、
前記第１のトランジスタのソースまたはドレインの他方は、第１の出力信号線と常に導通し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第２のトランジスタのソースまたはドレインの他方は、第１の信号線と常に導通し、
前記第３のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第３のトランジスタのソースまたはドレインの他方は、固定電位が供給される配線と常に導通し、
前記第３のトランジスタのゲートは、第２の信号線と常に導通し、
前記第１の容量素子の第１の端子は、前記第１のトランジスタのゲートと常に導通し、
前記第１の容量素子の第２の端子は、前記第１の出力信号線と常に導通し、
前記第４のトランジスタのソースまたはドレインの一方は、第２のクロック信号線と常に導通し、
前記第４のトランジスタのソースまたはドレインの他方は、第２の出力信号線と常に導通し、
前記第５のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのゲートと常に導通し、
前記第５のトランジスタのソースまたはドレインの他方は、前記第１の信号線と常に導通し、
前記第６のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのゲートと常に導通し、
前記第６のトランジスタのソースまたはドレインの他方は、前記固定電位が供給される配線と常に導通し、
前記第６のトランジスタのゲートは、前記第２の信号線と常に導通し、
前記第２の容量素子の第１の端子は、前記第４のトランジスタのゲートと常に導通し、
前記第２の容量素子の第２の端子は、前記第２の出力信号線と常に導通し、
前記第７のトランジスタのソースまたはドレインの一方は、第３のクロック信号線と常に導通し、
前記第７のトランジスタのソースまたはドレインの他方は、第３の出力信号線と常に導通し、
前記第８のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのゲートと常に導通し、
前記第８のトランジスタのソースまたはドレインの他方は、前記第１の信号線と常に導通し、
前記第９のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのゲートと常に導通し、
前記第９のトランジスタのソースまたはドレインの他方は、前記固定電位が供給される配線と常に導通し、
前記第９のトランジスタのゲートは、前記第２の信号線と常に導通し、
前記第３の容量素子の第１の端子は、前記第７のトランジスタのゲートと常に導通し、
前記第３の容量素子の第２の端子は、前記第３の出力信号線と常に導通し、
前記第１の出力信号線の信号は、前記第ｋ＋１の回路に入力されず、
前記第１の出力信号線の信号は、前記第ｋ＋２の回路に入力されず、
前記第２の出力信号線の信号は、前記第ｋの回路に入力されず、
前記第２の出力信号線の信号は、前記第ｋ＋２の回路に入力されず、
前記第３の出力信号線の信号は、前記第ｋの回路に入力されず、
前記第３の出力信号線の信号は、前記第ｋ＋１の回路に入力されない半導体装置。
続きを表示（約 1,800 文字）【請求項２】
第ｋ（ｋは１以上の整数）の回路と、第ｋ＋１の回路と、第ｋ＋２の回路と、を有し、
前記第ｋの回路は、第１乃至第３のトランジスタと、第１の容量素子と、を有し、
前記第ｋ＋１の回路は、第４乃至第６のトランジスタと、第２の容量素子と、を有し、
前記第ｋ＋２の回路は、第７乃至第９のトランジスタと、第３の容量素子と、を有し、
前記第１のトランジスタのソースまたはドレインの一方は、第１のクロック信号線と常に導通し、
前記第１のトランジスタのソースまたはドレインの他方は、第１の出力信号線と常に導通し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第２のトランジスタのソースまたはドレインの他方は、第１の信号線と常に導通し、
前記第３のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと常に導通し、
前記第３のトランジスタのソースまたはドレインの他方は、固定電位が供給される配線と常に導通し、
前記第３のトランジスタのゲートは、第２の信号線と常に導通し、
前記第１の容量素子の第１の端子は、前記第１のトランジスタのゲートと常に導通し、
前記第１の容量素子の第２の端子は、前記第１の出力信号線と常に導通し、
前記第４のトランジスタのソースまたはドレインの一方は、第２のクロック信号線と常に導通し、
前記第４のトランジスタのソースまたはドレインの他方は、第２の出力信号線と常に導通し、
前記第５のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのゲートと常に導通し、
前記第５のトランジスタのソースまたはドレインの他方は、前記第１の信号線と常に導通し、
前記第６のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのゲートと常に導通し、
前記第６のトランジスタのソースまたはドレインの他方は、前記固定電位が供給される配線と常に導通し、
前記第６のトランジスタのゲートは、前記第２の信号線と常に導通し、
前記第２の容量素子の第１の端子は、前記第４のトランジスタのゲートと常に導通し、
前記第２の容量素子の第２の端子は、前記第２の出力信号線と常に導通し、
前記第７のトランジスタのソースまたはドレインの一方は、第３のクロック信号線と常に導通し、
前記第７のトランジスタのソースまたはドレインの他方は、第３の出力信号線と常に導通し、
前記第８のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのゲートと常に導通し、
前記第８のトランジスタのソースまたはドレインの他方は、前記第１の信号線と常に導通し、
前記第９のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのゲートと常に導通し、
前記第９のトランジスタのソースまたはドレインの他方は、前記固定電位が供給される配線と常に導通し、
前記第９のトランジスタのゲートは、前記第２の信号線と常に導通し、
前記第３の容量素子の第１の端子は、前記第７のトランジスタのゲートと常に導通し、
前記第３の容量素子の第２の端子は、前記第３の出力信号線と常に導通し、
前記第１の出力信号線の信号は、前記第ｋ＋１の回路に入力されず、
前記第１の出力信号線の信号は、前記第ｋ＋２の回路に入力されず、
前記第２の出力信号線の信号は、前記第ｋの回路に入力されず、
前記第２の出力信号線の信号は、前記第ｋ＋２の回路に入力されず、
前記第３の出力信号線の信号は、前記第ｋの回路に入力されず、
前記第３の出力信号線の信号は、前記第ｋ＋１の回路に入力されず、
前記第１乃至第９のトランジスタの少なくとも一は、ボトムゲート型のトランジスタ構造である半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２の信号線の信号がＨレベルの電位である期間において、前記第１の出力信号線の信号の電位はＬレベルの電位、前記第２の出力信号線の信号の電位はＬレベルの電位及び前記第３の出力信号線の信号の電位はＬレベルの電位である期間を有する半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
アクティブマトリクス方式の表示装置は、行方向及び、列方向に複数の走査線及び、信
号線が交差するように引き回され、その交点にトランジスタと画素電極と保持容量を有す
る画素を形成する構造をとる。画素は、画素を順次駆動する複数の走査線及び、画素電極
に表示信号を供給する信号線により制御され、走査線には走査線を制御するための走査線
駆動回路が、信号線には信号線を制御するための信号線駆動回路が接続されている。これ
らの駆動回路は、複数の画素を順次制御するために走査線及び、信号線の本数と同数の出
力端を持つ。
【０００３】
また、近年、表示装置の高精細化及び、大型化が進み、走査線及び、信号線本数の増大
に伴って増加する消費電力が問題となっている。一方で低消費電力化のニーズは高く、外
部駆動回路の出力数を減らすことによって消費電力を削減する技術が開示されている。
【０００４】
具体的には、走査線ドライバＩＣと走査線信号分岐回路とを有する走査線駆動回路と、
複数の走査線スイッチング素子を作製することで、走査線ドライバＩＣの出力端数を削減
できるため低消費電力駆動を実現することができ、かつ、走査線スイッチング素子のデュ
ーティー比を減らし信頼性を向上させることができる、下記の特許文献１に記載の技術が
ある。
【先行技術文献】
【特許文献】
【０００５】
特開２００２―３１１８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では、走査線スイッチング素子が単極性で作製されている場合、走査線駆動
回路の出力信号が走査線スイッチング素子を介して走査線に供給される走査線選択信号の
振幅が、走査線駆動回路の出力信号よりも走査線スイッチング素子の閾値電圧（Ｖｔｈ）
だけ小さくなってしまうことがある（走査線選択信号＝走査線駆動回路の出力信号－走査
線スイッチング素子のＶｔｈ）。走査線スイッチング素子には、例えばトランジスタなど
があり、ここでは走査線スイッチング素子をトランジスタとして説明する。
【０００７】
走査線駆動回路の出力信号がトランジスタのゲート電極と、ソース又はドレインの一方
の電極に入力されることによって、走査線駆動回路の出力信号の振幅がトランジスタのＶ
ｔｈだけ小さくなる（＝走査線選択信号）。例えば、トランジスタのゲート電極と、ソー
ス又はドレインの一方の電極とに走査線駆動回路の出力信号が入力されてトランジスタが
オン状態になるとする。トランジスタがオン状態になるので、ソース又はドレインのもう
一方の電極の電位が、走査線駆動回路の出力信号の電位と同電位になるように変化する。
しかし、トランジスタのソース又はドレインのもう一方の電極が走査線駆動回路の出力信
号と同電位になる前に、トランジスタのゲート電極とソース間の電圧ＶｇｓがＶｔｈにな
ることがあり、この場合トランジスタはオフ状態になるので、トランジスタのソース又は
ドレインのもう一方の電極の電位の変化が止まってしまう。これが原因となり、走査線に
供給される走査線選択信号の振幅が走査線駆動回路の出力信号よりもトランジスタのＶｔ
ｈだけ小さくなることがある。
【０００８】
別の例として、走査線選択信号になまりが生じることがある。また、走査線選択信号の
立ち上がり時間又は立ち下がり時間が長くなることがある。これらの現象は、上記の理由
と同じである。例えば、トランジスタのゲート電極と、ソース又はドレインの一方の電極
とに走査線駆動回路の出力信号が入力されてトランジスタがオン状態になるとする。トラ
ンジスタがオン状態になるので、ソース又はドレインのもう一方の電極の電位が、走査線
駆動回路の出力信号の電位と同電位になるように変化する。この時、トランジスタのＶｇ
ｓが、トランジスタのソース又はドレインのもう一方の電極の電位の変化に応じて小さく
なることがある。これが原因となり、走査線選択信号になまりが生じることがあり、また
、立ち上がり時間又は立ち下がり時間が長くなってしまうことがある。
【０００９】
前述した問題を解決しようとするには、走査線駆動回路の出力信号よりも高い振幅の信
号又は、電源電圧が別途必要となるが、これは消費電力が増加する原因になる。
【００１０】
消費電力を抑えつつ、走査線へ十分な振幅の信号を供給することができる半導体装置の提
供を課題の一とする。また、消費電力を抑えつつ、走査線に供給する信号のなまりを抑制
し、立ち上がり時間又は立ち下がり時間を短くすることができる半導体装置の提供を課題
の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許