特許ウォッチ

公開番号2025013940
公報種別公開特許公報(A)
公開日2025-01-28
出願番号2024186955,2023069953
出願日2024-10-23,2019-08-22
発明の名称変形可能な導体を有する構造体
出願人リキッドワイヤインコーポレイテッド,LIQUID WIRE INC.
代理人個人,個人
主分類H05K 1/09 20060101AFI20250121BHJP(他に分類されない電気技術)
要約【課題】変形可能な導電性材料を伴う電気的接続部及び/または層を有する構造体、ならびにそのような構造体を形成する方法を提供する。
【解決手段】基板層と、液体を含む伸縮性導体から形成されたトレースのパターンと、前記基板層上に配置され、前記トレースの前記パターンを封入する絶縁層と、変形可能な導体で充填され、前記トレースの前記パターンに電気的に結合されたビアのパターンと、前記絶縁層および前記基板層の一方に結合される電気部品であって、前記ビアの前記パターンを充填する前記変形可能な導体に動作可能に結合された端子を有する前記電気部品と、を含む構造体。
【選択図】図16
特許請求の範囲【請求項１】
基板層と、
液体を含む伸縮性導体から形成されたトレースのパターンと、
前記基板層上に配置され、前記トレースの前記パターンを封入する絶縁層と、
変形可能な導体で充填され、前記トレースの前記パターンに電気的に結合されたビアのパターンと、
前記絶縁層および前記基板層の一方に結合される電気部品であって、前記ビアの前記パターンを充填する前記変形可能な導体に動作可能に結合された端子を有する前記電気部品と、を含むことを特徴とする回路アセンブリ。
続きを表示（約 700 文字）【請求項２】
前記ビアの前記パターンは、前記絶縁層および前記基板層の前記一方を介して、前記トレースの前記パターンまで延在する請求項１に記載の回路アセンブリ。
【請求項３】
前記電気部品は、前記絶縁層および前記基板層の前記一方の表面に物理的に結合されている請求項２に記載の回路アセンブリ。
【請求項４】
前記絶縁層および前記基板層の前記一方は、前記電気部品を前記絶縁層および前記基板層の前記一方の前記表面に物理的に結合する接着剤を含む請求項３に記載の回路アセンブリ。
【請求項５】
前記基板層と、前記第１の絶縁層および前記第２の絶縁層とは、伸縮性材料で構成されている請求項１に記載の回路アセンブリ。
【請求項６】
前記基板層と、前記第１の絶縁層および前記第２の絶縁層とにおいて、前記伸縮性材料は同一である請求項５に記載の回路アセンブリ。
【請求項７】
前記基板層は、熱可塑性ポリウレタンで構成されている請求項６に記載の回路アセンブリ。
【請求項８】
前記液体金属は、ガリウムおよびインジウムを含有する合金を含む請求項１に記載の回路アセンブリ。
【請求項９】
前記端子は、前記ビアの前記パターンに対応する前記端子のパターンを形成している請求項１に記載の回路アセンブリ。
【請求項１０】
前記変形可能な導体は、前記端子を前記トレースの前記パターンに電気的に結合する導電性金属を含有する電気活性材料を含む請求項１に記載の回路アセンブリ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【背景技術】
【０００１】
（関連出願の相互参照）
本出願は、２０１８年８月２２日に出願された米国仮特許出願第６２／７２１，５３８号からの優先権を主張し、これは参照により組み込まれる。
続きを表示（約 6,200 文字）【０００２】
（著作権）
本特許文書の開示の一部は、著作権の保護対象となる内容を含む。著作権者は、任意の者による本特許開示のファクシミリによる複製に対しては、特許商標庁の特許ファイルまたは記録にあることから、異議を有さないが、他の場合にはいかなる著作権も全て留保する。
【０００３】
（技術分野）
本特許開示の発明原理は、一般に、変形可能な導電性材料（deformable conductive materials）に関し、より具体的には、変形可能な導電性材料を伴う電気的接続部および／または層（electrical connections and/or layers）を有する構造体、ならびにそのような構造体を形成する方法に関する。
【発明の概要】
【０００４】
回路アセンブリは、基板と、該基板によって支持され、変形可能な導電性材料から形成される接点（contact points）のパターンとを備え得る。また、アセンブリは、基板によって支持され、接点のパターンに対応するパターンで配置された端子を有する電気部品を備え得る。電気部品の１つ以上の端子は、対応する接点の１つ以上と接触して、電気部品と接点との間に１つ以上の電気的接続部を形成する。アセンブリは、基板によって支持され、変形可能な導電性材料から形成される導電性トレースのパターンをさらに備えてもよい。ここで、導電性トレースのパターンは、接点のパターンと相互接続される。アセンブリは、電気部品および接点を覆う封止材をさらに備え得る。接点は、基板上に形成されてもよい。接点は、基板の表面上に形成されてもよい。接点は、基板の凹部に設けられてもよい。アセンブリは、基板によって支持される絶縁材料層をさらに備えてもよく、接点が絶縁材料層の凹部に設けられてもよい。接点は、絶縁材料層におけるビアによって形成されてもよい。電気部品は、表面実装コンポーネントを備え得る。電気部品は、パッケージ化された集積回路を備え得る。電気部品は、ベア集積回路ダイ（bare integrated circuit die）を備え得る。基板は、可撓性材料を含み得る。基板は、伸縮性材料を含み得る。基板の少なくとも一部は、接着性を有していてもよい。電気部品は、接着性によって基板に取り付けられてもよい。
【０００５】
回路アセンブリは、基板と、基板によって支持される第１の絶縁材料層であって、その中に形成されるチャネル（channels）のパターンを有する第１の絶縁材料層と、チャネル内に配置された変形可能な導電性材料とを備え得る。アセンブリは、第１の絶縁材料層におけるチャネルに配置された変形可能な導電性材料を封入するように配置される第２の絶縁材料層をさらに備え得る。第２の絶縁材料層は、チャネルと相互接続された接点のパターンを備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。アセンブリは、第２の絶縁材料層によって支持される第３の絶縁材料層であって、その中に形成されるチャネルのパターンを有する第３の絶縁材料層をさらに備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンおよび第３の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。第３の絶縁材料層は、第３の絶縁材料層のチャネルと相互接続された接点のパターンを備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンと整列したビアの第２のパターンを備えていてもよく、第３の絶縁材料層は、第２の絶縁材料層におけるビアの第２のパターンと整列したビアのパターンを備えていてもよく、第３の絶縁材料層の接点のパターンは、第３の絶縁材料層のビアのパターンのうちの１つ以上を備えていてもよい。アセンブリは、第３の絶縁材料層のチャネル内に配置された変形可能な導電性材料を封入するように配置された第４の絶縁材料層をさらに備え得る。第４の絶縁材料層は、第３の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。第２の絶縁材料層、第３の絶縁材料層および第４の絶縁材料層は、互いに、かつ第１の絶縁材料層のチャネルと整列したビアのパターンを備える。アセンブリは、第４の絶縁材料層によって支持される電気部品をさらに備えてもよく、電気部品は端子のパターンを有し、第４の絶縁材料層を介する２つ以上のビアは、電気部品の端子のパターンに対応する接点のパターンを形成する。
【０００６】
回路アセンブリは、基板と、基板に取り付けられ、変形可能な導電性材料を含む第１の通路パターンを有する第１の絶縁材料層とを備え得る。回路アセンブリは、第１の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第２の通路パターンを有する第２の絶縁材料層をさらに備え得る。ここで、第２の通路パターンは、第１の通路パターンと少なくとも部分的に連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよい。回路アセンブリは、第２の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第３の通路パターンを有する第３の絶縁材料層をさらに備え得る。ここで、第３の通路パターンは、少なくとも部分的に第２の通路パターンと連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよく、第３の通路パターンは１つ以上のトレースを備えていてもよい。回路アセンブリは、第３の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第４の通路パターンを有する第４の絶縁材料層をさらに備え得る。ここで、第４の通路パターンは、少なくとも部分的に第３の通路パターンと連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよく、第３の通路パターンは１つ以上のトレースを備えていてもよく、第４の通路パターンは１つ以上のビアを備えていてもよい。
【０００７】
方法は、１つ以上の通路（passages）を有する第１の絶縁材料層を基板上に積層するステップと、第１の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第１の絶縁材料層上に第２の絶縁材料層を積層するステップとを含み得る。ここで、第２の絶縁材料層は、第１の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。第１の絶縁材料層における通路のうちの少なくとも１つは、第１の絶縁材料層の厚さ全体を貫通してもよい。第１の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップは、少なくとも１つの通路に変形可能な導電性材料を過剰充填するステップと、第１の絶縁材料層の表面から過剰な変形可能な導電性材料を除去するステップとを含み得る。第１の絶縁材料層の表面から過剰な変形可能な導電性材料を除去するステップは、第１の絶縁材料層の表面から剥離層を除去するステップを含み得る。第２の絶縁材料層が１つ以上の通路を有する方法であって、当該方法は、第２の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第２の絶縁材料層上に第３の絶縁材料層を積層するステップとをさらに含み得る。ここで、第３の絶縁材料層は、第２の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。第１の絶縁材料層における通路のうちの少なくとも１つは、第２の絶縁材料層における通路のうちの少なくとも１つと連通し得る。第２の絶縁材料層の通路のうちの少なくとも１つは、第２の絶縁材料層の厚さ全体を貫通してもよい。第３の絶縁材料層が１つ以上の通路を有する方法であって、当該方法は、第３の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第３の絶縁材料層上に第４の絶縁材料層を積層するステップとをさらに含み得る。ここで、第４の絶縁材料層は、第３の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。
【０００８】
方法は、基板上に少なくとも１つの接点を形成するステップであって、該接点が変形可能な導電性材料を有するステップと、電気部品を該基板上に支持するステップであって、該電気部品が少なくとも１つの端子を有するステップとを含み得る。ここで、該電気部品の少なくとも１つの端子は、該接点のうちの少なくとも１つと接触して、該電気部品と該接点との間に少なくとも１つの電気的接続部を形成する。少なくとも１つの端子はパターン状に配置された複数の端子を備えていてもよく、少なくとも１つの接点は変形可能な導電性材料を有し、かつ電気部品の端子のパターンに対応するパターンで配置された複数の接点を備えていてもよく、電気部品の複数の端子は複数の接点と接触して、電気部品と接点との複数の電気的接続部を形成してもよい。
【図面の簡単な説明】
【０００９】
図１は、本特許開示のいくつかの発明原理による回路アセンブリの実施形態を示す分解図である。
図２は、本特許開示のいくつかの発明原理による回路アセンブリの例示的実施形態の部分分解斜視図である。
図３Ａは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図３Ｂは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図３Ｃは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図３Ｄは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図３Ｅは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図４は、本特許開示のいくつかの発明原理による回路アセンブリの別の例示的実施形態の部分分解斜視図である。
図５Ａは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図５Ｂは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図５Ｃは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図６は、本特許開示のいくつかの発明原理による回路アセンブリの別の例示的実施形態の部分分解斜視図である。
図７Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図７Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図８Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図８Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図９Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図９Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１０Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１０Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１１Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１１Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１２Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１２Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１３Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１３Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１４Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１４Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１５Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１５Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。
図１６は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。
図１７は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。
図１８は、それぞれ、本特許開示のいくつかの発明原理によるビア構造の平面図および断面図である。
図１９は、それぞれ、本特許開示のいくつかの発明原理によるビア構造の平面図および断面図である。
【発明を実施するための形態】
【００１０】
以下に記載される実施形態および例示的実装の詳細は、例示の目的のためにある。図面は必ずしも縮尺通りに示されていない。本発明の原理は、これらの実施形態および詳細に限定されない。
（【００１１】以降は省略されています）

関連特許