特許ウォッチ

公開番号2024147264
公報種別公開特許公報(A)
公開日2024-10-16
出願番号2023060169
出願日2023-04-03
発明の名称スイッチトキャパシタアンプ
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H03F 3/70 20060101AFI20241008BHJP(基本電子回路)
要約【課題】オペアンプの入出力レンジが異なる場合でも高精度出力が可能なスイッチトキャパシタアンプを提供する。
【解決手段】全差動構成のSCアンプ1は、差動出力形式のオペアンプ2と、第1端子がオペアンプ2の入力端子に接続されるキャパシタCs1、Cs2と、オペアンプ2の入力端子と出力端子との間に接続されるキャパシタCf1、Cf2と、D/A変換器から出力されるDAC電圧に応じた電荷を蓄積することができるとともに第1端子がオペアンプ2の入力端子に接続されるキャパシタCd1、Cd2と、オペアンプ2の出力電圧の同相レベルを制御するCMFB回路3と、を備える。オペアンプ2の入力のコモン電位は、コモン電位VCMINであり、オペアンプ2の出力のコモン電位と、CMFB回路3のバイアスのコモン電位と、キャパシタCd1、Cd2の第2端子側のコモン電位と、は、コモン電位VCMINとは異なる回路により生成されるコモン電位VCMOである。
【選択図】図1
特許請求の範囲【請求項１】
一対の入力ノード（Ｎｉｐ、Ｎｉｍ）および一対の出力ノード（Ｎｏｐ、Ｎｏｍ）を備えた全差動構成のスイッチトキャパシタアンプであって、
差動出力形式のオペアンプ（２、２Ａ、２Ｂ）と、
第１端子および第２端子を備え、前記第１端子が前記オペアンプの入力端子に接続される一対のサンプリング容量（Ｃｓ１、Ｃｓ２）と、
前記オペアンプの入力端子と出力端子との間に接続される一対のフィードバック容量（Ｃｆ１、Ｃｆ２）と、
第１端子および第２端子を備え、Ｄ／Ａ変換器から出力されるＤＡＣ電圧に応じた電荷を蓄積することができるとともに前記第１端子が前記オペアンプの入力端子に接続される一対のＤＡＣ容量（Ｃｄ１、Ｃｄ２）と、
前記オペアンプの出力電圧の同相レベルを制御するコモンモードフィードバック回路（３）と、
を備え、
前記一対の入力ノードを介して与えられる入力電圧を前記一対のサンプリング容量によりサンプリングし、前記一対のフィードバック容量を介して前記サンプリングされた電荷を転送することにより前記オペアンプの出力端子から前記入力電圧を増幅した出力電圧を出力し、
前記オペアンプの入力のコモン電位は、第１コモン電位であり、
前記オペアンプの出力のコモン電位および前記コモンモードフィードバック回路のバイアスのコモン電位は、前記第１コモン電位とは異なる回路により生成される第２コモン電位であるスイッチトキャパシタアンプ。
続きを表示（約 920 文字）【請求項２】
前記一対のサンプリング容量の前記第２端子側のコモン電位および前記一対のＤＡＣ容量の前記第２端子側のコモン電位のうち少なくとも一方は、前記第２コモン電位である請求項１に記載のスイッチトキャパシタアンプ。
【請求項３】
前記第１コモン電位は、前記第２コモン電位より低い電位に設定される請求項１または２に記載のスイッチトキャパシタアンプ。
【請求項４】
前記オペアンプ（２Ａ）は、入力段にＮチャネル型ＭＯＳトランジスタ（Ｍ７、Ｍ８）が設けられたテレスコピックアンプとして構成されている請求項３に記載のスイッチトキャパシタアンプ。
【請求項５】
ΔΣ型Ａ／Ｄ変換器における積分器（２４）に用いられる請求項４に記載のスイッチトキャパシタアンプ。
【請求項６】
さらに、前記一対の入力ノードと前記一対のサンプリング容量との間に接続されるチョッピング回路（３２）を備え、
前記チョッピング回路を構成する複数のスイッチ（Ｓ３１～Ｓ３４）は、ＭＯＳトランジスタにより構成されている請求項５に記載のスイッチトキャパシタアンプ。
【請求項７】
さらに、前記複数のスイッチを、キャパシタ（Ｃ４１～Ｃ４４）を介して駆動する容量駆動部（３３、３４）を備えている請求項６に記載のスイッチトキャパシタアンプ。
【請求項８】
前記一対の入力ノードは、組電池を構成する各電池セルの端子に接続可能になっており、
前記各電池セルに重畳される相対的に高いコモンモード電圧を相対的に低いコモンモード電圧まで降圧させるレベルシフト回路に用いられる請求項７に記載のスイッチトキャパシタアンプ。
【請求項９】
前記第１コモン電位は、前記第２コモン電位より高い電位に設定される請求項１または２に記載のスイッチトキャパシタアンプ。
【請求項１０】
前記オペアンプ（２Ｂ）は、入力段にＰチャネル型ＭＯＳトランジスタ（Ｍ１７、Ｍ１８）が設けられたテレスコピックアンプとして構成されている請求項９に記載のスイッチトキャパシタアンプ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、全差動構成のスイッチトキャパシタアンプに関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１には、差動出力形式のオペアンプ、一対のサンプリング容量、一対のフィードバック容量、一対のＤＡＣ容量などを備えた全差動構成のスイッチトキャパシタアンプを含む構成のＡ／Ｄ変換器が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
特開２０２０－０８８５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されるスイッチトキャパシタアンプのように、従来のスイッチトキャパシタアンプでは、その入力および出力のコモン電位が共通化されていることが多い。また、スイッチトキャパシタアンプを低電力化するため、オペアンプに低電力な構成であるテレスコピック型アンプが用いられることがある。ただし、テレスコピック型アンプは、入出力レンジが異なる特徴を有する。そのため、従来のスイッチトキャパシタアンプにおいて低電力化を実現するためにオペアンプとしてテレスコピック型アンプを用いた構成では、オペアンプの入出力の動作レンジが異なる場合、出力レンジが狭くなり、出力範囲がレンジオーバーして出力の精度が悪化するおそれがある。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、オペアンプの入出力レンジが異なる場合でも高精度出力が可能なスイッチトキャパシタアンプを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載のスイッチトキャパシタアンプは、一対の入力ノード（Ｎｉｐ、Ｎｉｍ）および一対の出力ノード（Ｎｏｐ、Ｎｏｍ）を備えた全差動構成のスイッチトキャパシタアンプであって、差動出力形式のオペアンプ（２、２Ａ、２Ｂ）と、一対のサンプリング容量（Ｃｓ１、Ｃｓ２）と、一対のフィードバック容量（Ｃｆ１、Ｃｆ２）と、一対のＤＡＣ容量（Ｃｄ１、Ｃｄ２）と、コモンモードフィードバック回路（３）と、を備える。前記一対のサンプリング容量は、第１端子および第２端子を備え、前記第１端子が前記オペアンプの入力端子に接続される。前記一対のフィードバック容量は、前記オペアンプの入力端子と出力端子との間に接続される。前記一対のＤＡＣ容量は、第１端子および第２端子を備え、Ｄ／Ａ変換器から出力されるＤＡＣ電圧に応じた電荷を蓄積することができるとともに前記第１端子が前記オペアンプの入力端子に接続される。前記コモンモードフィードバック回路は、前記オペアンプの出力電圧の同相レベルを制御する。
【０００７】
上記構成を備えるスイッチトキャパシタアンプは、前記一対の入力ノードを介して与えられる入力電圧を前記一対のサンプリング容量によりサンプリングし、前記一対のフィードバック容量を介して前記サンプリングされた電荷を転送することにより前記オペアンプの出力端子から前記入力電圧を増幅した出力電圧を出力する。上記構成では、前記オペアンプの入力のコモン電位は、第１コモン電位である。また、上記構成では、前記オペアンプの出力のコモン電位および前記コモンモードフィードバック回路のバイアスのコモン電位は、前記第１コモン電位とは異なる回路により生成される第２コモン電位である。
【０００８】
つまり、上記構成では、オペアンプの入力のコモン電位と、オペアンプの出力のコモン電位およびコモンモードフィードバック回路のバイアスのコモン電位と、が分離されている。このような構成によれば、レンジにマージンを取ることができるため、ばらつき耐量、つまりロバスト性が向上する。また、このような構成によれば、オペアンプの入出力の動作レンジが異なる場合でも高精度な出力を得ることができる。さらに、このような構成によれば、オペアンプの入出力の各コモン電位間の干渉が低減されることから、出力の高精度化を図ることができる。従って、上記構成によれば、出力の精度を高めることができるという優れた効果が得られる。
【図面の簡単な説明】
【０００９】
第１実施形態に係るスイッチトキャパシタアンプの構成を模式的に示す図
第１実施形態に係るオペアンプの具体的な一構成例を示す図
比較例に係る各コモン電位と出力レンジとの関係を説明するための図
第１実施形態に係る各コモン電位と出力レンジとの関係を説明するための図
変形例に係るオペアンプの具体的な一構成例を示す図
第２実施形態に係るスイッチトキャパシタアンプの構成を模式的に示す図
第２実施形態に係るΔΣ変調器の構成を模式的に示す図
第３実施形態に係るスイッチトキャパシタアンプの構成を模式的に示す図
第３実施形態に係るチョッピング回路および容量駆動部の具体的な一構成例を示す図
【発明を実施するための形態】
【００１０】
以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図５を参照して説明する。
（【００１１】以降は省略されています）

関連特許