特許ウォッチ

公開番号2025019466
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123090
出願日2023-07-28
発明の名称デルタシグマ変調装置
出願人日本電気株式会社
代理人個人
主分類H03M 3/02 20060101AFI20250131BHJP(基本電子回路)
要約【課題】複素数により表される信号フィードバック信号を実数値に変換する。
【解決手段】デルタシグマ変調装置は、入力信号にデルタシグマ変調を適用して、出力信号を生成するデルタシグマ変調部と、出力信号をフィードバック信号として受信するフィードバック信号生成部であって、出力信号は、波形歪を含み、波形歪の波形歪量は、複素数により表される、フィードバック信号生成部と、フィードバック信号を、複素数により表される信号から実数により表される信号に変換し、変換したフィードバック信号をデルタシグマ変調部に出力するフィードバック信号変換部と、を含む。
【選択図】図9

特許請求の範囲【請求項１】
入力信号にデルタシグマ変調を適用して、出力信号を生成するデルタシグマ変調部と、
前記出力信号をフィードバック信号として受信するフィードバック信号生成部であって、前記出力信号は、波形歪を含み、前記波形歪の波形歪量は、複素数により表される、フィードバック信号生成部と、
前記フィードバック信号を、複素数により表される信号から実数により表される信号に変換し、変換したフィードバック信号を前記デルタシグマ変調部に出力するフィードバック信号変換部と、
を備えた、デルタシグマ変調装置。
続きを表示（約 2,000 文字）【請求項２】
前記フィードバック信号変換部は、前記フィードバック信号におけるゼロ値を補間することによって前記フィードバック信号を変換する、請求項１に記載のデルタシグマ変調装置。
【請求項３】
前記フィードバック信号変換部は、
前記フィードバック信号を第１のフィードバック信号及び第２のフィードバック信号に分岐し、
前記第１のフィードバック信号におけるゼロ値を補間し、前記第２のフィードバック信号におけるゼロ値を補間し、
前記第２のフィードバック信号に虚数単位を乗算し、
前記第１のフィードバック信号と前記第２のフィードバック信号とを加算する、
ことによって前記フィードバック信号を変換する、請求項１に記載のデルタシグマ変調装置。
【請求項４】
前記フィードバック信号変換部は、
加算された前記第１のフィードバック信号及び前記第２のフィードバック信号から実部を抽出し、抽出した信号を、前記デルタシグマ変調部の第１のデルタシグマ変調部に出力し、
加算された前記第１のフィードバック信号及び前記第２のフィードバック信号から虚部を抽出し、抽出した信号を、前記デルタシグマ変調部の第２のデルタシグマ変調部に出力する、
請求項３に記載のデルタシグマ変調装置。
【請求項５】
前記フィードバック信号変換部は、
前記フィードバック信号から実部を抽出し、
前記フィードバック信号から虚部を抽出し、
前記実部を抽出した前記フィードバック信号と、前記虚部を抽出した前記フィードバック信号とを加算し、
前記虚部を抽出した前記フィードバック信号から、前記実部を抽出した前記フィードバック信号を減算する、
ことによって前記フィードバック信号を変換する、請求項１に記載のデルタシグマ変調装置。
【請求項６】
前記フィードバック信号変換部は、
前記フィードバック信号から第１のフィードバック信号及び第２のフィードバック信号を出力し、
前記第１のフィードバック信号から実部及び虚部を抽出し、
前記第２のフィードバック信号から実部及び虚部を抽出し、
前記実部を抽出した前記第１のフィードバック信号と、前記虚部を抽出した前記第２のフィードバック信号とを加算し、
前記虚部を抽出した前記第１のフィードバック信号から、前記実部を抽出した前記第２のフィードバック信号を減算する、
ことによって前記フィードバック信号を変換する、請求項５に記載のデルタシグマ変調装置。
【請求項７】
前記フィードバック信号変換部は、前記第１のフィードバック信号に含まれるビット列の各々のビットと、前記第２のフィードバック信号に含まれるビット列の各々のビットとが交互になるように、前記フィードバック信号から前記第１のフィードバック信号及び前記第２のフィードバック信号を出力する、請求項６に記載のデルタシグマ変調装置。
【請求項８】
前記デルタシグマ変調部の第１のデルタシグマ変調部は、入力信号の実部にデルタシグマ変調を適用して、第１の出力信号を生成し、
前記デルタシグマ変調部の第２のデルタシグマ変調部は、入力信号の虚部にデルタシグマ変調を適用して、第２の出力信号を生成し、
前記フィードバック信号生成部は、前記第１の出力信号に含まれるビット列と、前記第２の出力信号に含まれるビット列とを１列に並び替える、
請求項１に記載のデルタシグマ変調装置。
【請求項９】
入力信号にデルタシグマ変調を適用して、出力信号を生成することと、
前記出力信号をフィードバック信号として受信することであって、前記出力信号は、波形歪を含み、前記波形歪の波形歪量は、複素数により表される、ことと、
前記フィードバック信号を、複素数により表される信号から実数により表される信号に変換し、変換したフィードバック信号を出力することと、
を含む、コンピュータデバイスによって実行される方法。
【請求項１０】
実行されるとき、コンピュータデバイスにおけるプロセッサに、
入力信号にデルタシグマ変調を適用して、出力信号を生成することと、
前記出力信号をフィードバック信号として受信することであって、前記出力信号は、波形歪を含み、前記波形歪の波形歪量は、複素数により表される、ことと、
前記フィードバック信号を、複素数により表される信号から実数により表される信号に変換し、変換したフィードバック信号を出力することと、
を実行させる、プログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デルタシグマ変調装置に関し、特に、通信経路から受ける波形歪を低減することが可能なデルタシグマ変調装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
無線通信の分野においては、トラフィックの増大に対処するために高速通信を実現する技術開発が進んでいる。
【０００３】
通常、高速通信を実現するためには、無線通信装置は、高速且つ高精度のＤＡＣ（Digital-to-Analog Converter）を備える必要がある。しかしながら、そのようなＤＡＣの価格及び消費電力は一般的に高いため、ＤＡＣを備える無線通信装置の製造コスト及び消費電力は概して大きくなるという課題がある。
【０００４】
上述した課題を解決する方法の一つとして、デルタシグマ変調を使用することができる。デルタシグマ変調は、入力信号である多ビット幅のデジタル信号を、１ビットのビット列に変換した信号を出力することが可能である。デルタシグマ変調は、入力信号の信号帯域と同一の通過帯域を有するバンドパスフィルタに出力信号を通過させ、デルタシグマ変調の量子化処理により付加された量子化雑音を除去することにより、入力信号とほぼ同等のアナログ信号を得ることができるという特徴を有する。
【０００５】
デルタシグマ変調を使用することによってＤＡＣが不要となるため、無線通信装置の製造コスト及び消費電力を削減できる。
【先行技術文献】
【特許文献】
【０００６】
特開２０２３－０２９２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、バンドパスフィルタは、ゲインリップル、群遅延リップル、中心周波数軸に対する非対称性といったような特性を有しているため、デルタシグマ変調回路の出力信号に波形歪が生じ、信号品質が悪化するという課題がある。
【０００８】
また、出力信号が伝送される通信経路上に配置されるケーブルや増幅器などといった各種部品においても、バンドパスフィルタと同様に出力信号に波形歪が生じるおそれがある。そのため、通信経路から受ける波形歪を推定し、推定した波形歪を出力信号に付与し、波形歪が付与された出力信号をフィードバックさせることにより、出力信号の波形歪を低減し、信号品質を改善する方法が特許文献１に開示されている。
【０００９】
特許文献１に開示された技術では、フィードバック信号として使用される出力信号は、複素数により表される信号を含む。複素数により表される信号は、実数成分を含む信号及び虚数成分を含む信号を含む。特許文献１に開示された技術は、出力信号の値が実数値に限定されている場合、周波数変換及び周波数逆変換の演算によって、複素数により表される信号を、実数により表される信号に変換する。
【００１０】
特許文献１に開示された技術によれば、上述した周波数変換及び周波数逆変換の演算処理は、複雑であり、且つ回路規模が大きくなるという問題がある。
（【００１１】以降は省略されています）

関連特許