TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2025006930
公報種別
公開特許公報(A)
公開日
2025-01-17
出願番号
2023107981
出願日
2023-06-30
発明の名称
発振回路
出願人
セイコーエプソン株式会社
代理人
個人
,
個人
,
個人
主分類
H03B
5/32 20060101AFI20250109BHJP(基本電子回路)
要約
【課題】ノイズを抑制することのできる発信回路を提供すること。
【解決手段】発振回路は、インバーターと、前記インバーターに並列に接続されている水晶振動子と、前記水晶振動子の入力側に接続されている第1負荷容量と、前記水晶振動子の出力側に接続されている第2負荷容量と、前記インバーターに並列に接続され、前記水晶振動子の共振周波数を含む除去帯域を有する帯域除去フィルターと、を有する。また、前記帯域除去フィルターは、ツインTノッチフィルターである。
【選択図】図1
特許請求の範囲
【請求項1】
インバーターと、
前記インバーターに並列に接続されている水晶振動子と、
前記水晶振動子の入力側に接続されている第1負荷容量と、
前記水晶振動子の出力側に接続されている第2負荷容量と、
前記インバーターに並列に接続され、前記水晶振動子の共振周波数を含む除去帯域を有する帯域除去フィルターと、を有することを特徴とする発振回路。
続きを表示(約 300 文字)
【請求項2】
前記帯域除去フィルターは、ツインTノッチフィルターである請求項1に記載の発振回路。
【請求項3】
前記インバーターの出力側と前記帯域除去フィルターとの間に接続されている第1オフセット抵抗と、前記帯域除去フィルターと前記インバーターの入力側との間に接続されている第2オフセット抵抗と、を有する請求項1に記載の発振回路。
【請求項4】
前記インバーターは、CMOSインバーターである請求項1に記載の発振回路。
【請求項5】
前記インバーターの出力側と前記水晶振動子との間に接続されている制限抵抗を有する請求項1に記載の発振回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、発振回路に関する。
続きを表示(約 1,400 文字)
【背景技術】
【0002】
特許文献1および特許文献2に記載された水晶発振回路は、それぞれ、電源とグランドとの間に接続されたCMOSインバーターを有する。また、インバーターの入力端と出力端との間には、出力抵抗と水晶振動子とで構成された直列回路と、直流帰還抵抗と、が並列に接続されている。また、水晶振動子の一端には、第1負荷容量の一端が接続され、水晶振動子の他端には、第2負荷容量の一端が接続されている。そして、特許文献1では、第1、第2負荷容量の他端が電源に接続され、特許文献2では、第1、第2負荷容量の他端がグランドに接続されている。
【先行技術文献】
【特許文献】
【0003】
特開昭54-061447号公報
特開平08-023230号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1および特許文献2に記載された水晶発振回路では、その構成上、ノイズが大きくなり易い。
【課題を解決するための手段】
【0005】
本発明に係る発振回路は、インバーターと、
前記インバーターに並列に接続されている水晶振動子と、
前記水晶振動子の入力側に接続されている第1負荷容量と、
前記水晶振動子の出力側に接続されている第2負荷容量と、
前記インバーターに並列に接続され、前記水晶振動子の共振周波数を含む除去帯域を有する帯域除去フィルターと、を有する。
【図面の簡単な説明】
【0006】
第1実施形態に係る発振回路の回路図である。
加速度センサーの分解斜視図である。
ツインTノッチフィルターの特性を示すグラフである。
第2実施形態に係る発振回路の回路図である。
ツインTノッチフィルターの特性を示すグラフである。
発振信号の波形を示す図である。
発振信号の波形を示す図である。
【発明を実施するための形態】
【0007】
以下、本発明の発振回路を添付図面に示す実施形態に基づいて詳細に説明する。
【0008】
<第1実施形態>
図1は、第1実施形態に係る発振回路の回路図である。図2は、加速度センサーの分解斜視図である。図3は、ツインTノッチフィルターの特性を示すグラフである。
【0009】
図1に示す発振回路100は、所定周波数で発振するコルピッツ型の発振回路であって、水晶振動子110と、インバーター120と、フィードバック抵抗130と、制限抵抗140と、第1負荷容量150と、第2負荷容量160と、を有する。
【0010】
これら要素のうち、水晶振動子110、インバーター120およびフィードバック抵抗130は、互いに並列に接続されている。そして、インバーター120の出力端と水晶振動子110の入力端との間に制限抵抗140が接続され、水晶振動子110の入力端とグランドとの間に第1負荷容量150が接続され、水晶振動子110の出力端とグランドとの間に第2負荷容量160が接続されている。なお、第1負荷容量150および第2負荷容量160は、グランドではなく、電源VDDに接続されていてもよい。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る