特許ウォッチ

公開番号2025004609
公報種別公開特許公報(A)
公開日2025-01-15
出願番号2023104402
出願日2023-06-26
発明の名称比較回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 5/08 20060101AFI20250107BHJP(基本電子回路)
要約【課題】小規模で検出精度の高い比較回路を提供する。
【解決手段】比較回路1は、デプレッション型の第1トランジスタM1と、制御電極に入力信号VMON又はその分圧信号VAが印加される第2トランジスタM2と、第1トランジスタM1のゲート・ソース間に接続される第1抵抗R1と、第2トランジスタM2の第1主電極に接続されて第1抵抗R1に流れる電流Iと同値の電流Iが流れる第2抵抗R2とを備える。比較回路1は、第2トランジスタM2の第2主電極に現れるノード信号VB又はこれに応じた信号VCを出力信号OUTとして出力する。
【選択図】図3
特許請求の範囲【請求項１】
デプレッション型の第１トランジスタと、
制御電極に入力信号又はその分圧信号が印加されるように構成された第２トランジスタと、
前記第１トランジスタのゲート・ソース間に接続されるように構成された第１抵抗と、
前記第２トランジスタの第１主電極に接続されて前記第１抵抗に流れる電流と同値の電流が流れるように構成された第２抵抗と、
を備え、
前記第２トランジスタの第２主電極に現れるノード信号又はこれに応じた信号を出力信号として出力する、比較回路。
続きを表示（約 1,300 文字）【請求項２】
前記第２トランジスタは、エンハンスメント型、前記第１トランジスタとは異なる導電型の不純物がゲートに注入されたデプレッション型、又は、バイポーラ型のトランジスタである、請求項１に記載の比較回路。
【請求項３】
前記第１抵抗と前記第２抵抗は、同じ温度特性を持つ、請求項１に記載の比較回路。
【請求項４】
前記入力信号を分圧して前記分圧信号を生成するように構成された抵抗分圧器をさらに備える、請求項１に記載の比較回路。
【請求項５】
前記抵抗分圧器は、前記出力信号の論理レベルに応じて分圧比を切り替える、請求項４に記載の比較回路。
【請求項６】
前記ノード信号に応じて前記出力信号の論理レベルを切り替えるように構成された出力トランジスタをさらに備える、請求項１に記載の比較回路。
【請求項７】
前記第１トランジスタのドレインは、電源電位端に接続され、
前記第１トランジスタのソースは、前記第１抵抗の第１端に接続され、
前記第２トランジスタの第１主電極は、前記第２抵抗の第１端に接続され、
前記第２抵抗の第２端は、基準電位端に接続され、
前記第１トランジスタのゲートと、前記第１抵抗の第２端と、前記第２トランジスタの第２主電極は、前記出力トランジスタの制御電極に接続され、
前記出力トランジスタの第１主電極は、前記電源電位端に接続され、
前記出力トランジスタの第２主電極は、直接的に又はインバータを介して前記出力信号の印加端に接続される、請求項６に記載の比較回路。
【請求項８】
前記第１トランジスタのドレインは、カレントミラーの入力端に接続され、
前記第１トランジスタのソースは、前記第１抵抗の第１端に接続され、
前記第２トランジスタの第１主電極は、前記第２抵抗の第１端に接続され、
前記第１トランジスタのゲートと前記第１抵抗及び前記第２抵抗それぞれの第２端は、基準電位端に接続され、
前記カレントミラーの出力端と前記第２トランジスタの第２主電極は、前記出力トランジスタの制御電極に接続され、
前記出力トランジスタの第１主電極は、電源電位端に接続され、
前記出力トランジスタの第２主電極は、直接的に又はインバータを介して前記出力信号の印加端に接続される、請求項６に記載の比較回路。
【請求項９】
前記出力トランジスタは、Ｐチャネル型又はｐｎｐ型である、請求項６に記載の比較回路。
【請求項１０】
前記出力信号の論理レベルが切り替わる検出電圧は、温度の二次関数として表され、
前記第１トランジスタ及び前記第２トランジスタは、前記二次関数における二次の係数が０となるようにそれぞれの素子サイズが調整され、
前記第１抵抗及び前記第２抵抗は、前記二次関数における一次の係数が０となるようにそれぞれの抵抗値が調整される、請求項１～９のいずれか一項に記載の比較回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、比較回路に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
従来、監視対象信号と基準信号とを比較する比較回路が広く一般に利用されている。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人により提案される特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２１－０４０２５７号公報
【０００５】
［概要］
しかしながら、比較回路のトポロジについては、更なる検討の余地があった。
【０００６】
例えば、本開示に係る比較回路は、デプレッション型の第１トランジスタと、制御電極に入力信号又はその分圧信号が印加されるように構成された第２トランジスタと、前記第１トランジスタのゲート・ソース間に接続されるように構成された第１抵抗と、前記第２トランジスタの第１主電極に接続されて前記第１抵抗に流れる電流と同値の電流が流れるように構成された第２抵抗とを備え、前記第２トランジスタの第２主電極に現れるノード信号又はこれに応じた信号を出力信号として出力する。
【０００７】
なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く詳細な説明及びこれに関する添付の図面によって、さらに明らかとなる。
【図面の簡単な説明】
【０００８】
図１は、比較回路の比較例を示す図である。
図２は、比較例における入出力挙動を示す図である。
図３は、比較回路の第１実施形態を示す図である。
図４は、第１実施形態における入出力挙動を示す図である。
図５は、第１実施形態における検出電圧の温度特性を示す図である。
図６は、比較回路の第２実施形態を示す図である。
図７は、第２実施形態における入出力挙動を示す図である。
図８は、比較回路の第３実施形態を示す図である。
図９は、比較回路の第４実施形態を示す図である。
図１０は、比較回路の第５実施形態を示す図である。
【０００９】
［詳細な説明］
＜比較例＞
図１は、比較回路の比較例（後出の実施形態と対比される回路構成の一例）を示す図である。本比較例の比較回路１００は、入力信号ＶＭＯＮ（＝監視対象電圧に相当）の入力を受けて出力信号ＯＵＴを出力する。
【００１０】
本図に即して述べると、比較回路１００は、トランジスタ１１０（本図では、エンハンスメント型ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］）と、基準電圧生成回路１２０と、分圧電圧生成回路１３０と、コンパレータ１４０と、抵抗１５０と、を備える。
（【００１１】以降は省略されています）

関連特許