特許ウォッチ

公開番号2025009752
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2024008972
出願日2024-01-24
発明の名称ダイレクト・デジタル・シンセサイザ
出願人個人
代理人
主分類H03B 28/00 20060101AFI20250109BHJP(基本電子回路)
要約【課題】従来のダイレクト・デジタル・シンセサイザは2のべき乗のクロックが必要であったり、そうでない場合は周波数がきっちりとしていなかった。また小数点以下の桁数を多くするのは難しかった。
【解決手段】アキュムレータ出力と周波数設定データと加算する加算器に加えて、加算器出力が所定値を超えた場合には所定値を引くことによって2のべき乗のクロックでなくてもよいようにした。また、周波数設定データを所定値で割った商と剰余をそれぞれ上位桁と下位桁に設定することによって周波数設定範囲を広くした。また、小数点以下のアキュムレータを別途設けることによって小数点以下の設定も容易にできるようにした。
【選択図】図4
特許請求の範囲【請求項１】
クロック信号によって作動する第１のアキュムレータと、（前記第１のアキュムレータの出力値）＋（第１の周波数設定データ）を演算する第１の演算器と、（前記第１のアキュムレータの出力値）＋（第１の周波数設定データ）－（所定値）を演算した結果を得る第２の演算器と、前記第２の演算器の出力に応じて前記第１の演算器の出力か前記第２の演算器の出力かを選択する第１のセレクターを具え、前記第１のアキュムレータの入力は前記第１のセレクターの出力であることを特徴とするダイレクト・デジタル・シンセサイザ。
続きを表示（約 920 文字）【請求項２】
請求項１に記載のダイレクト・デジタル・シンセサイザにおいて、前記第１のセレクターが前記第２の演算器を選択したときに値を１つ増加させるインクリメンタを備えたことを特徴とするダイレクト・デジタル・シンセサイザ。
【請求項３】
請求項１に記載のダイレクト・デジタル・シンセサイザにおいて、第２のアキュムレータと、（前記第２のアキュムレータ）＋（第２の周波数設定データ）を演算する第３の演算器を具え、前記第１のセレクターが前記第２の演算器の出力を選択したときに前記第２のアキュムレータの前記第３の演算器の出力への更新を有効とすることを特徴とするダイレクト・デジタル・シンセサイザ。
【請求項４】
請求項１に記載のダイレクト・デジタル・シンセサイザにおいて、クロック信号によって作動する第３のアキュムレータと、（前記第３のアキュムレータの出力値）＋（第３の周波数設定データ）を演算する第４の演算器と、（前記第３のアキュムレータの出力値）＋（第３の周波数設定データ）－（第２の所定値）を演算した結果を得る第５の演算器と、前記第５の演算器の出力に応じて前記第４の演算器の出力か前記第５の演算器の出力かを選択する第２のセレクターを具え、前記第３のアキュムレータの入力は前記第２のセレクターの出力であり、前記第１のアキュムレータは前記第２のセレクターが前記第５の演算器を選択したときに更新を有効とすることを特徴とするダイレクト・デジタル・シンセサイザ。
【請求項５】
請求項１に記載のダイレクト・デジタル・シンセサイザにおいて、前記所定値は前記クロック信号の周波数を設定単位周波数で割った値の２のべき乗分の１の値（べき数は０を含む）であることを特徴とするダイレクト・デジタル・シンセサイザ。
【請求項６】
請求項３および４に記載のダイレクト・デジタル・シンセサイザにおいて、前記クロック信号の周波数を設定単位周波数で割った値を前記所定値で割った商を前記第２の周波数設定データとし、剰余を前記第１の周波数設定データとしたことを特徴とするダイレクト・デジタル・シンセサイザ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、設定した周波数を精度よく得ることができるダイレクトデジタルシンセサイザ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ：以下「ＤＤＳ」と略称する）に関するものである。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
基準となるクロックから任意の周波数を得られるＤＤＳはいろいろな分野で広く使われている。従来のＤＤＳは入手が容易な水晶発振器を基準クロックとして用いた場合、きっちりした周波数を得られないという問題点があり、そのため精度が悪いという問題点があった。そのため高分解能のＤＤＳを用いてできるだけ目標周波数に近い周波数を設定して使用しているのが現状である。
【０００３】
一部では基準となるクロックに２のべき乗の周波数の水晶発振器を使用してきっちりした周波数を得ているものもあるが、特注の水晶発振器を必要としたり設定できる周波数範囲に制限があったりしている。
【先行技術文献】
【特許文献】
【０００４】
特開平９－８３２５０号公報
【非特許文献】
【０００５】
ＡＮＡＬＯＧＤＥＶＩＣＥＳＡＤ９８３３Ｄａｔａｓｈｅｅｔ発行日不明
【発明の概要】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は、入手が容易な水晶発振器を基準クロックとして用いた場合、きっちりとした精度の高い周波数を発生させることができない点である。例えば、従来のＤＤＳであるＡＤ９８３３は２８ビットのアキュムレータを有し、クロックに２５MHｚを使うと分解能は、２５００００００／２
２８
＝０．０９３となり、０．０９３Ｈｚの高分解能が得られるがきっちりと０．１Ｈｚにはならない。分解能をきっちり０．１Ｈｚにするためには、０．１×２
２８
＝２６８４３５４５．６となるため２６．８４３５４５６Ｈｚのクロックが必要になり、あまり市販されておらず少量生産の場合入手困難でもある。
【０００７】
本発明では入手が容易な水晶発振器を基準クロックとして用いてもきっちりとした正確な周波数を発生させることができるＤＤＳを提供することを目的とするものである。
【０００８】
また小数点以下の端数を含む周波数も容易に発生させることができるＤＤＳを提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、クロック周波数／設定周波数単位を２のべき乗で割った値を所定値として、アキュムレータの更新値が所定値を超えたときに、その値を引いた値でアキュムレータの値を更新することによって目標の周波数設定を容易にしてかつ正確にするものである。（べき数は０を含む。）
【００１０】
また、その値を引いた値を選択した場合に上位のアキュムレータの更新を許可することによって、目標の周波数設定データを、クロック周波数／設定周波数単位を２のべき乗で割った値で割った商と剰余をそれぞれ第２の周波数設定データおよび第１の周波数設定データとして上位桁と下位桁に設定をするように構成することによって高い周波数まで対応したものである。
（【００１１】以降は省略されています）

関連特許