特許ウォッチ

公開番号2025086162
公報種別公開特許公報(A)
公開日2025-06-06
出願番号2023200042
出願日2023-11-27
発明の名称AD変換回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03M 3/02 20060101AFI20250530BHJP(基本電子回路)
要約【課題】低歪のAD変換回路を提供する。
【解決手段】AD変換回路(101)は、アナログ入力電圧を1bitデジタル出力データに変換するΔΣ変換器(1)と、AD変換のフルスケールを決めるための基準電圧を出力する基準電圧源(2)と、前記アナログ入力電圧が第1電圧値より低いことを前記1bitデジタル出力データから検出する第1検出回路(31)、及び、前記アナログ入力電圧が第2電圧値より高いことを前記1bitデジタル出力データから検出し前記第2電圧値が前記第1電圧値より高い第2検出回路(32)の少なくとも一方を含む検出回路(3)と、前記検出回路の検出結果に基づき、前記基準電圧を補正し、補正後の前記基準電圧を出力する補正回路(4)と、を備える。前記ΔΣ変換器は、前記補正回路の出力に基づきΔΣ変換を行う。
【選択図】図1
特許請求の範囲【請求項１】
アナログ入力電圧を１ｂｉｔデジタル出力データに変換するように構成されたΔΣ変換器と、
ＡＤ変換のフルスケールを決めるための基準電圧を出力するように構成された基準電圧源と、
前記アナログ入力電圧が第１電圧値より低いことを前記１ｂｉｔデジタル出力データから検出するように構成された第１検出回路、及び、前記アナログ入力電圧が第２電圧値より高いことを前記１ｂｉｔデジタル出力データから検出し前記第２電圧値が前記第１電圧値より高いように構成された第２検出回路の少なくとも一方を含む検出回路と、
前記検出回路の検出結果に基づき、前記基準電圧を補正し、補正後の前記基準電圧を出力するように構成された補正回路と、
を備え、
前記ΔΣ変換器は、前記補正回路の出力に基づきΔΣ変換を行うように構成されている、ＡＤ変換回路。
続きを表示（約 840 文字）【請求項２】
前記検出回路は、少なくとも前記第１検出回路を含み、
前記第１電圧値及び前記補正回路での補正量を不揮発的に記憶するように構成された不揮発メモリを備える、請求項１に記載のＡＤ変換回路。
【請求項３】
前記検出回路は、少なくとも前記第２検出回路を含み、
前記第２電圧値及び前記補正回路での補正量を不揮発的に記憶するように構成された不揮発メモリを備える、請求項１に記載のＡＤ変換回路。
【請求項４】
前記検出回路は、少なくとも前記第１検出回路を含み、
前記第１検出回路は、前記１ｂｉｔデジタル出力データが任意の回数連続して０である場合に、前記アナログ入力電圧が前記第１電圧値より低いことを検出するように構成されている、請求項１に記載のＡＤ変換回路。
【請求項５】
前記検出回路は、少なくとも前記第２検出回路を含み、
前記第２検出回路は、前記１ｂｉｔデジタル出力データが任意の回数連続して１である場合に、前記アナログ入力電圧が前記第２電圧値より高いことを検出するように構成されている、請求項１に記載のＡＤ変換回路。
【請求項６】
前記補正回路は、温度センサの出力に応じて補正量を調整するように構成されている、請求項１～５のいずれか一項に記載のＡＤ変換回路。
【請求項７】
前記ΔΣ変換器は電源電圧によって駆動され、
前記補正回路は、前記電源電圧を監視するように構成された第１モニタ回路の出力に応じて補正量を調整するように構成されている、請求項１～５のいずれか一項に記載のＡＤ変換回路。
【請求項８】
前記ΔΣ変換器はクロック信号に基づき動作し、
前記補正回路は、前記クロック信号の周波数を監視するように構成された第２モニタ回路の出力に応じて補正量を調整するように構成されている、請求項１～５のいずれか一項に記載のＡＤ変換回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ＡＤ変換回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
近年、様々なアプリケーションでＡＤ変換回路が用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１２－１３４６９６号公報
【０００５】
［概要］
ΔΣ型ＡＤ変換回路は、高分解能が必要とされる場合に用いられるＡＤ変換回路であって、歪特性についても高精度（低歪）が求められる。
【０００６】
しかしながら、分解能が高くなるにつれて、回路のわずかな非線形性が歪特性に影響し、低歪を実現することが困難になる。
【０００７】
本開示に係るＡＤ変換回路は、アナログ入力電圧を１ｂｉｔデジタル出力データに変換するように構成されたΔΣ変換器と、ＡＤ変換のフルスケールを決めるための基準電圧を出力するように構成された基準電圧源と、前記アナログ入力電圧が第１電圧値より低いことを前記１ｂｉｔデジタル出力データから検出するように構成された第１検出回路、及び、前記アナログ入力電圧が第２電圧値より高いことを前記１ｂｉｔデジタル出力データから検出し前記第２電圧値が前記第１電圧値より高いように構成された第２検出回路の少なくとも一方を含む検出回路と、前記検出回路の検出結果に基づき、前記基準電圧を補正し、補正後の前記基準電圧を出力するように構成された補正回路と、を備える。前記ΔΣ変換器は、前記補正回路の出力に基づきΔΣ変換を行うように構成されている。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係るＡＤ変換回路の構成を示す図である。
図２は、アナログ入力電圧及び補正後の基準電圧の波形例を示すタイミングチャートである。
図３は、基準電圧を補正しない場合のアナログ入力電圧とデジタル出力データとの関係の一例を示す図である。
図４は、アナログ入力電圧、基準電圧を補正しない場合の１ｂｉｔデジタル出力データに対応する電圧、及び補正後の基準電圧を平滑化した電圧の波形例を示すタイミングチャートである。
図５は、ΔΣ変換器の一構成例を示す図である。
図６は、検出回路の一構成例を示す図である。
図７は、補正回路の一構成例を示す図である。
図８は、第２実施形態に係るＡＤ変換回路の構成を示す図である。
【０００９】
［詳細な説明］
＜第１実施形態＞
図１は、第１実施形態に係るＡＤ変換回路１０１（以下、「ＡＤ変換回路１０１」と称す）の構成を示す図である。ＡＤ変換回路１０１は、ΔΣ変換器１と、基準電圧源２と、検出回路３と、補正回路４と、不揮発性メモリ５と、を備える。
【００１０】
ΔΣ変換器１は、アナログ入力電圧ＡＩＮを１ｂｉｔデジタル出力データＤＯＵＴに変換する。ΔΣ変換器１は、補正回路４から出力される基準電圧ＶＲＥＦ２に基づきΔΣ変換を行う。
（【００１１】以降は省略されています）

関連特許