特許ウォッチ

公開番号2025000311
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023100101
出願日2023-06-19
発明の名称半導体スイッチ
出願人富士電機株式会社
代理人個人,個人
主分類H03K 17/10 20060101AFI20241224BHJP(基本電子回路)
要約【課題】直列に接続された複数の半導体素子の各々について制御端子と主端子との間を正負両方の過電圧から保護すること。
【解決手段】ノーマリオフ型のスイッチング素子とノーマリオン型のn個のトランジスタが直列に接続された直列回路であって、n個の前記トランジスタのうち1番目のトランジスタの制御端子は、前記スイッチング素子の第2主端子に電気的に接続された直列回路と、n個のトランジスタのうち隣り合うトランジスタの制御端子の間に生ずる電圧、及び、n個のトランジスタのうちn番目のトランジスタの制御端子と第1主端子との間に生ずる電圧をクランプする第1クランプ回路と、スイッチング素子とn個のトランジスタの各々について制御端子と第2主端子との間に生ずる電圧を正負両方の極性でクランプする第2クランプ回路と、を備える、半導体スイッチ。
【選択図】図2
特許請求の範囲【請求項１】
制御端子と第１主端子と第２主端子とを有するノーマリオフ型のスイッチング素子と、
ｎを２以上の整数とするとき、各々が制御端子と第１主端子と第２主端子とを有するノーマリオン型のｎ個のトランジスタが直列に接続された直列回路であって、ｎ個の前記トランジスタのうち１番目のトランジスタの前記制御端子は、前記スイッチング素子の前記第２主端子に電気的に接続された直列回路と、
ｎ個の前記トランジスタのうち隣り合うトランジスタの前記制御端子の間に生ずる電圧、及び、ｎ個の前記トランジスタのうちｎ番目のトランジスタの前記制御端子と前記第１主端子との間に生ずる電圧をクランプする第１クランプ回路と、
前記スイッチング素子とｎ個の前記トランジスタの各々について前記制御端子と前記第２主端子との間に生ずる電圧を正負両方の極性でクランプする第２クランプ回路と、を備える、半導体スイッチ。
続きを表示（約 1,100 文字）【請求項２】
前記第２クランプ回路は、
前記スイッチング素子の前記制御端子と前記第２主端子との間に生ずる電圧を正負両方の極性でクランプする第１クランプ部と、
ｎ個の前記トランジスタの各々に対して設けられ、対応する前記トランジスタの前記制御端子と前記第２主端子との間に生ずる電圧を正負両方の極性でクランプする複数の第２クランプ部と、を含む、請求項１に記載の半導体スイッチ。
【請求項３】
複数の前記第２クランプ部の各々の静電容量は、ｎ個の前記トランジスタのうち対応するトランジスタの入力静電容量の５％以下である、請求項２に記載の半導体スイッチ。
【請求項４】
前記第１クランプ回路は、
ｎ個の前記トランジスタの各々に対して設けられ、対応する前記トランジスタの前記制御端子にアノードが電気的に接続された複数のダイオードを含み、
前記複数のダイオードは、対応する前記トランジスタの隣の前記トランジスタの前記制御端子にカソードが電気的に接続された第１ダイオードと、ｎ番目の前記トランジスタの前記第１主端子にカソードが電気的に接続された第２ダイオードと、を含む、請求項１から３のいずれか一項に記載の半導体スイッチ。
【請求項５】
前記第１ダイオードの定格電圧は、対応する前記トランジスタの定格電圧の８０％以上９５％以下である、請求項４に記載の半導体スイッチ。
【請求項６】
前記スイッチング素子の前記第２主端子と１番目の前記トランジスタの前記制御端子との間、ｎ個の前記トランジスタのうち隣り合う二個の前記トランジスタの前記制御端子間、ｎ番目の前記トランジスタの前記制御端子と前記第１主端子との間の各々に、第１抵抗素子と容量素子が直列に接続されたＲＣ回路を備える、請求項１から３のいずれか一項に記載の半導体スイッチ。
【請求項７】
隣り合う前記ＲＣ回路の時定数の差は、１０ｎｓ以上２０ｎｓ以下である、請求項６に記載の半導体スイッチ。
【請求項８】
隣り合う前記ＲＣ回路の時定数の差は、ｎ番目の前記トランジスタの前記制御端子と前記第１主端子との間に備えられた前記ＲＣ回路の時定数に等しい、請求項７に記載の半導体スイッチ。
【請求項９】
前記第１抵抗素子の抵抗値は、５０Ω以下である、請求項７に記載の半導体スイッチ。
【請求項１０】
前記ＲＣ回路に並列に接続された第２抵抗素子を備える、請求項６に記載の半導体スイッチ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体スイッチに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、ノーマリオフ型の半導体素子と複数のノーマリオン型の半導体素子とが直列に接続された高電圧スイッチが知られている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
特許第６８４５１３８号公報
特許第５３９９５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の高電圧スイッチは、最下段に位置するノーマリオフ型の半導体素子のゲート端子に高レベル又は低レベルの電圧信号が印加されることで、オン又はオフとなる。しかしながら、直列に接続された複数の半導体素子の各々について制御端子と主端子との間を正負両方の過電圧から保護する機能がない。
【０００５】
本開示は、直列に接続された複数の半導体素子の各々について制御端子と主端子との間を正負両方の過電圧から保護可能な半導体スイッチを提供する。
【課題を解決するための手段】
【０００６】
第１の態様の半導体スイッチは、
制御端子と第１主端子と第２主端子とを有するノーマリオフ型のスイッチング素子と、
ｎを２以上の整数とするとき、各々が制御端子と第１主端子と第２主端子とを有するノーマリオン型のｎ個のトランジスタが直列に接続された直列回路であって、ｎ個の前記トランジスタのうち１番目のトランジスタの前記制御端子は、前記スイッチング素子の前記第２主端子に電気的に接続された直列回路と、
ｎ個の前記トランジスタのうち隣り合うトランジスタの前記制御端子の間に生ずる電圧、及び、ｎ個の前記トランジスタのうちｎ番目のトランジスタの前記制御端子と前記第１主端子との間に生ずる電圧をクランプする第１クランプ回路と、
前記スイッチング素子とｎ個の前記トランジスタの各々について前記制御端子と前記第２主端子との間に生ずる電圧を正負両方の極性でクランプする第２クランプ回路と、を備える。
【発明の効果】
【０００７】
本開示によれば、前記スイッチング素子とｎ個の前記トランジスタの各々について前記制御端子と前記第２主端子との間を正負両方の過電圧から保護できる。
【図面の簡単な説明】
【０００８】
一実施形態の半導体スイッチが適用されるパルス電源の一構成例を示す図である。
一実施形態の半導体スイッチの一構成例を示す回路図である。
一比較形態の半導体スイッチの一構成例を示す回路図である。
正負両方の過電圧の一例を示す図である。
正負両方の過電圧をクランプした場合を例示する図である。
隣り合うＲＣ回路の時定数の差Ｙと、複数の半導体素子の各々が分担する電圧のうちで最大の分担電圧との関係を示す図である。
各半導体素子のゲート－ソース間に入力される電圧駆動信号である。
負荷に短絡が無い場合の負荷に印加されるパルス電圧である。
負荷短絡時の各半導体素子のゲート－ソース間の電圧波形を示す図である。
図９の電圧波形を、時間軸を拡大して示す図である。
負荷短絡時の各半導体素子のゲート－ソース間の電圧がクランプした波形を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について説明する。
【００１０】
図１は、一実施形態の半導体スイッチが適用されるパルス電源の一構成例を示す図である。図１に示すパルス電源２０１は、ハーフブリッジ型のインバータ回路１０によって生成される高電圧パルスを負荷１１に印加する高電圧パルス電源回路である。パルス電源２０１は、インバータ回路１０と相補制御回路１９を備える。
（【００１１】以降は省略されています）

関連特許