特許ウォッチ

公開番号2025119802
公報種別公開特許公報(A)
公開日2025-08-15
出願番号2024014829
出願日2024-02-02
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H02M 1/00 20070101AFI20250807BHJP(電力の発電,変換,配電)
要約【課題】HVICのサージ耐量のための構造設計を不要にした高耐圧化を図る。
【解決手段】上アーム制御回路(HVIC)1Hは、制御ユニットから送信されて端子INHUに入力される上アーム駆動信号にもとづいて、負荷L0を作動する上アームスイッチング素子sw1の駆動制御を行う。過電圧検出回路1ocは、上アーム制御回路1Hの過電圧状態を検出して過電圧検出信号d1を出力する。下アーム制御回路(LVIC)1Lは、制御ユニットから送信されて端子INLUに入力される下アーム駆動信号、または過電圧検出信号d1にもとづいて、上アームスイッチング素子sw1に直列接続された下アームスイッチング素子sw2の駆動制御を行う。
【選択図】図1
特許請求の範囲【請求項１】
制御ユニットから送信される上アーム駆動信号にもとづいて、上アームスイッチング素子の駆動制御を行う上アーム制御回路と、
前記上アーム制御回路の過電圧状態を検出して過電圧検出信号を出力する過電圧検出回路と、
前記制御ユニットから送信される下アーム駆動信号、または前記過電圧検出信号にもとづいて、前記上アームスイッチング素子に直列接続された下アームスイッチング素子の駆動制御を行う下アーム制御回路と、
を有する半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記過電圧検出回路は、前記上アーム制御回路の浮遊電位から接地電位に流れる漏れ電流にもとづいて前記上アーム制御回路の前記過電圧状態を検出する、請求項１記載の半導体装置。
【請求項３】
前記下アーム制御回路は、前記過電圧検出信号を受信した場合、前記下アームスイッチング素子をオンさせる、請求項２記載の半導体装置。
【請求項４】
前記過電圧検出回路は、前記漏れ電流を電圧信号に変換する抵抗と、基準電圧を出力する基準電圧回路と、前記電圧信号と前記基準電圧とを比較して前記電圧信号が前記基準電圧以上の場合に前記上アーム制御回路の前記過電圧状態を検出して前記過電圧検出信号を出力するコンパレータとを備える、請求項２記載の半導体装置。
【請求項５】
前記上アーム制御回路は、前記浮遊電位の高電位側駆動電源電圧と、低電位側駆動電源電圧との間の駆動電源電圧により前記上アームスイッチング素子の駆動制御を行い、
前記上アームスイッチング素子には、第１のダイオードが逆並列に接続され、前記下アームスイッチング素子には、第２のダイオードが逆並列に接続され、
前記上アームスイッチング素子の第１の高電位端子は、前記第１のダイオードのカソードおよび電源の正極端に接続されている高電位側電源端子に接続され、
前記上アームスイッチング素子の第１の低電位端子は、前記低電位側駆動電源電圧が印加されている低電位側駆動電源端子、負荷に接続される出力端子、前記第１のダイオードのアノード、前記下アームスイッチング素子の第２の高電位端子および前記第２のダイオードのカソードに接続され、
前記下アームスイッチング素子の第２の低電位端子は、前記第２のダイオードのアノード、前記電源の負極端および前記接地電位に接続されている低電位側電源端子に接続され、
前記過電圧検出信号にもとづき前記下アーム制御回路によって前記下アームスイッチング素子をオンさせた場合、前記低電位側駆動電源端子が前記低電位側電源端子に導通して前記駆動電源電圧が低下する、
請求項３記載の半導体装置。
【請求項６】
前記下アーム制御回路は、２入力１出力の否定論理和回路と、インバータ回路とを備え、
前記否定論理和回路の第１入力端に前記過電圧検出信号が入力され、前記否定論理和回路の第２入力端に前記下アーム駆動信号が入力され、前記否定論理和回路の出力端は、前記インバータ回路の入力端に接続され、前記インバータ回路の出力端は、前記下アームスイッチング素子のゲートに接続される、請求項５記載の半導体装置。
【請求項７】
前記漏れ電流は、前記上アーム制御回路に印加される前記駆動電源電圧がＰ型基板に形成されるｎウェルの耐圧を超えた場合に、前記ｎウェルに接合されて前記浮遊電位の前記高電位側駆動電源電圧が印加される第１の端子から前記Ｐ型基板に接合ざれて前記接地電位に接続される第２の端子に流れる電流である、請求項５記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
モータ駆動用のインバータ装置は、モータ内部のコイルに流れる電流を制御する上アームスイッチング素子と上アームスイッチング素子のオン／オフを制御するドライブ回路（ＨＶＩＣ：High Voltage IC）を備えている。
【０００３】
関連技術としては、例えば、入力バッファと電源の間に抵抗を設けてローサイドスイッチング駆動回路へのサージ電流の流れ込みを抑制して、配線の自己インダクタンスにより発生するマイナスサージからハイサイドスイッチング駆動回路を保護する技術が提案されている（特許文献１）。また、高圧側制御電源端子と低圧側制御電源端子との間に挿入した過電圧保護用ツェナーダイオードにより過電圧の印加を抑止して、インバータ回路の連鎖破壊を防ぐ技術が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
特開２００４－７２９４２号公報
特開２００８－１４８５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ＨＶＩＣのサージ耐量のための構造設計を不要とした高耐圧の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、半導体装置が提供される。半導体装置は、制御ユニットから送信される上アーム駆動信号にもとづいて、上アームスイッチング素子の駆動制御を行う上アーム制御回路と、上アーム制御回路の過電圧状態を検出して過電圧検出信号を出力する過電圧検出回路と、制御ユニットから送信される下アーム駆動信号、または過電圧検出信号にもとづいて、上アームスイッチング素子に直列接続された下アームスイッチング素子の駆動制御を行う下アーム制御回路と、を有する。
【発明の効果】
【０００７】
１側面によれば、ＨＶＩＣのサージ耐量のための構造設計を不要とした高耐圧化が可能になる。
【図面の簡単な説明】
【０００８】
半導体装置の一例を説明するための図である。
インバータ装置の構成の一例を示す図である。
半導体駆動装置の構成の一例を示す図である。
半導体制御装置の内部構成の一例を示す図である。
半導体制御装置とコイルとの接続状態の一例を示す図である。
上アーム制御回路の構成の一例を示す図である。
制御回路の構成の一例を示す図である。
駆動回路の構成の一例を示す図である。
下アーム制御回路の構成の一例を示す図である。
インバータ回路の構成の一例を示す図である。
インバータ回路の構成の一例を示す図である。
ＮＡＮＤ回路の構成の一例を示す図である。
ＮＯＲ回路の構成の一例を示す図である。
コンパレータの構成の一例を示す図である。
基準電圧回路の構成の一例を示す図である。
スイッチング素子の駆動信号とコイルに流れる電流との関係の一例を示す図である。
スイッチング動作時のタイミングの一例を示す図である。
スイッチング動作時のタイミングの一例を示す図である。
上アーム制御回路の要部の断面構造の一例を示す図である。
半導体制御装置の実装構造の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の構成を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。また、本明細書において、特に断りのない場合には「接続」とは「電気的に接続」することを意味する。さらに、電圧または信号について、論理レベルが低電位レベルである場合をＬｏレベル、論理レベルが高電位レベルである場合はＨｉレベルと称する。また、接地電位は、半導体装置を含むシステム全体が構成する基準電位であり０Ｖ（ＧＮＤ）である。
【００１０】
図１は半導体装置の一例を説明するための図である。半導体装置１０は、上アーム制御回路（ＨＶＩＣ）１Ｈ、下アーム制御回路（ＬＶＩＣ：Low Voltage IC）１Ｌ、上アームスイッチング素子ｓｗ１、下アームスイッチング素子ｓｗ２、ダイオードＤ１、Ｄ２および過電圧検出回路１ｏｃを備える。さらに、半導体装置１０は、電源Ｖ１、Ｖ２、抵抗Ｒ０、ダイオードＤ０およびコンデンサＣ０を備え、負荷Ｌ０に接続されている。半導体装置１０は、例えば、自動車電装システムに広く利用されているＩＰＭ（Intelligent Power Module）に適用される。
（【００１１】以降は省略されています）

関連特許