特許ウォッチ

公開番号2025138168
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024037091
出願日2024-03-11
発明の名称電源回路
出願人オムロン株式会社
代理人個人
主分類H02M 3/155 20060101AFI20250917BHJP(電力の発電,変換,配電)
要約【課題】適切に突入電流を抑制することができる電源回路を実現する。
【解決手段】電源回路(1)は、負側の第2入力配線(L2)と負側の第2出力端子(T4)との間に接続され互いに並列な突入抵抗素子(3)およびスイッチング素子(4)と、入力電圧のピーク値(Vp1)と出力電圧(V2)との差であるVp1-V2が閾値以上であれば、スイッチング素子をオフにし、Vp1-V2が閾値未満であれば、スイッチング素子をオンにする突入制御回路(10)とを備える。
【選択図】図1
特許請求の範囲【請求項１】
正側の第１出力端子および負側の第２出力端子と、
正側の第１入力配線および負側の第２入力配線と、
前記第２入力配線と前記第２出力端子との間に接続された抵抗素子と、
前記抵抗素子に対して並列に接続されたスイッチング素子と、
入力電圧のピーク値Ｖｐ１と出力電圧Ｖ２との差であるＶｐ１－Ｖ２が閾値以上であれば、前記スイッチング素子をオフにし、Ｖｐ１－Ｖ２が前記閾値未満であれば、前記スイッチング素子をオンにする制御回路とを備える、電源回路。
続きを表示（約 900 文字）【請求項２】
前記制御回路は、
Ｖ２として、前記第２入力配線の電位を基準としたときの、前記第１出力端子の電位と前記第２出力端子の電位との差に相当する第１電圧を出力する第１減算回路と、
Ｖｐ１－Ｖ２として、前記第１入力配線のピーク電位と前記第２入力配線の電位との差に相当する第２電圧と、前記第１電圧との差に相当する第３電圧を出力する第２減算回路と、
前記第３電圧に基づいて、Ｖｐ１－Ｖ２が前記閾値以上であるか否かを判定する判定回路と、を備える、請求項１に記載の電源回路。
【請求項３】
前記制御回路は、
前記第１出力端子の電位と前記第２入力配線の電位との差に相当する第４電圧を出力する第１バッファ回路と、
前記第２出力端子の電位と前記第２入力配線の電位との差に相当する第５電圧を出力する第２バッファ回路と、を備え、
前記第１減算回路は、前記第４電圧と前記第５電圧との差を、前記第１電圧として出力する、請求項２に記載の電源回路。
【請求項４】
前記制御回路は、
前記第２減算回路に前記第２電圧を出力する第３バッファ回路を備える、請求項２に記載の電源回路。
【請求項５】
前記制御回路は、
前記第２入力配線の電位を基準としたときの、前記第１入力配線のピーク電位と前記第１出力端子の電位との差に相当する第６電圧を出力する第３減算回路と、
前記第２出力端子の電位と前記第２入力配線の電位との差に相当する第５電圧と、前記第６電圧との和に相当する第３電圧を出力する加算回路と、
前記第３電圧に基づいて、Ｖｐ１－Ｖ２が前記閾値以上であるか否かを判定する判定回路と、を備える、請求項１に記載の電源回路。
【請求項６】
前記スイッチング素子は、ｎ型電界効果トランジスタである、請求項１に記載の電源回路。
【請求項７】
前記制御回路は、前記入力電圧のピーク値Ｖｐ１として、平滑化された直流の前記入力電圧を取得する、請求項１から６のいずれか一項に記載の電源回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は電源回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
特許文献１には、突入電流抑制回路が開示されている。この突入電流抑制回路は、電圧検出回路で検出した端子間電圧に応じて、第一の抵抗に並列に接続された切り替えスイッチング素子を切り替える。
【先行技術文献】
【特許文献】
【０００３】
特開2019-122158号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、入力電圧が変動する場合、出力電圧のみに基づいて回路を切り替えると、大きな突入電流が流れ得る。
【０００５】
本発明の一態様は、適切に突入電流を抑制することができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の態様１に係る電源回路は、正側の第１出力端子および負側の第２出力端子と、正側の第１入力配線および負側の第２入力配線と、前記第２入力配線と前記第２出力端子との間に接続された抵抗素子と、前記抵抗素子に対して並列に接続されたスイッチング素子と、入力電圧のピーク値Ｖｐ１と出力電圧Ｖ２との差であるＶｐ１－Ｖ２が閾値以上であれば、前記スイッチング素子をオフにし、Ｖｐ１－Ｖ２が前記閾値未満であれば、前記スイッチング素子をオンにする制御回路とを備える、構成である。
【０００７】
上記の構成によれば、入力電圧と出力電圧との差が大きい場合、スイッチング素子をオフにし、差が小さくなってからスイッチング素子をオンにすることができる。そのため、適切に突入電流を抑制することができる。
【０００８】
本発明の態様２に係る電源回路は、上記の態様１において、前記制御回路は、Ｖ２として、前記第２入力配線の電位を基準としたときの、前記第１出力端子の電位と前記第２出力端子の電位との差に相当する第１電圧を出力する第１減算回路と、Ｖｐ１－Ｖ２として、前記第１入力配線のピーク電位と前記第２入力配線の電位との差に相当する第２電圧と、前記第１電圧との差に相当する第３電圧を出力する第２減算回路と、前記第３電圧に基づいて、Ｖｐ１－Ｖ２が前記閾値以上であるか否かを判定する判定回路と、を備える構成としてもよい。
【０００９】
上記の構成によれば、入力電圧および出力電圧に応じて動作する減算回路を用いたアナログ回路によって、突入電流の抑制を実現することができる。よって回路規模を大きくする必要がない。
【００１０】
本発明の態様３に係る電源回路は、上記の態様２において、前記制御回路は、前記第１出力端子の電位と前記第２入力配線の電位との差に相当する第４電圧を出力する第１バッファ回路と、前記第２出力端子の電位と前記第２入力配線の電位との差に相当する第５電圧を出力する第２バッファ回路と、を備え、前記第１減算回路は、前記第４電圧と前記第５電圧との差を、前記第１電圧として出力する構成としてもよい。
（【００１１】以降は省略されています）

関連特許