特許ウォッチ

公開番号2025138169
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024037092
出願日2024-03-11
発明の名称電源回路
出願人オムロン株式会社
代理人個人
主分類H02M 3/155 20060101AFI20250917BHJP(電力の発電,変換,配電)
要約【課題】適切に突入電流を抑制することができる電源回路を実現する。
【解決手段】電源回路(1)は、負側の第2出力端子(T4)に接続され互いに並列な突入抵抗素子(3)およびスイッチング素子(4)と、制御回路(10)と、を備える。制御回路は、入力電圧(V1)が第1入力閾値未満かつ出力電圧(V2)が第1出力閾値以上であれば、スイッチング素子をオンにし、入力電圧が第1入力閾値以上かつ出力電圧が第1出力閾値より大きい第2出力閾値未満であれば、スイッチング素子をオフにする。
【選択図】図1
特許請求の範囲【請求項１】
正側の第１出力端子および負側の第２出力端子と、
前記第２出力端子に接続された抵抗素子と、
前記抵抗素子に対して並列に接続されたスイッチング素子と、
入力電圧と出力電圧とを検出する制御回路と、を備え、
前記制御回路は、
前記入力電圧が第１入力閾値未満かつ前記出力電圧が第１出力閾値以上であれば、前記スイッチング素子をオンにし、
前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第１出力閾値より大きい第２出力閾値未満であれば、前記スイッチング素子をオフにし、
前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値以上であれば、前記スイッチング素子をオンにする、電源回路。
続きを表示（約 1,400 文字）【請求項２】
前記制御回路は、
前記第１出力端子にカソードが接続された第１ダイオードと、
前記第１ダイオードのアノードに制御端子が接続された第１トランジスタと、
前記第１出力端子にカソードが接続された第２ダイオードと、
前記第２ダイオードのアノードに制御端子が接続された第２トランジスタと、
前記第１トランジスタの一端および前記第２トランジスタの一端に制御端子が接続された制御トランジスタと、を備え、
前記制御トランジスタの一端は、前記第１出力端子に接続されており、前記制御トランジスタの他端は、前記スイッチング素子の制御端子に接続されており、
前記制御回路は、前記入力電圧が前記第１入力閾値以上のとき、前記第１トランジスタをオフにする、請求項１に記載の電源回路。
【請求項３】
前記制御回路では、
前記入力電圧が前記第１入力閾値未満かつ前記出力電圧が第１出力閾値以上であれば、前記第１トランジスタがオンになり、前記制御トランジスタがオンになり、前記スイッチング素子がオンになり、
前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値未満であれば、前記第１トランジスタがオフになり、前記第２トランジスタがオフになり、前記制御トランジスタがオフになり、前記スイッチング素子がオフになり、
前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値以上であれば、前記第１トランジスタがオフになり、前記第２トランジスタがオンになり、前記制御トランジスタがオンになり、前記スイッチング素子がオンになる、請求項２に記載の電源回路。
【請求項４】
前記制御回路は、前記入力電圧が前記第１入力閾値より大きい第２入力閾値以上のとき、前記第２トランジスタをオフにする、請求項２に記載の電源回路。
【請求項５】
前記制御回路は、前記入力電圧が前記第１入力閾値以上のとき、前記第１トランジスタの制御端子と前記第１トランジスタの他端との間の電位差を減少させることで、前記第１トランジスタをオフにする、請求項２に記載の電源回路。
【請求項６】
前記制御回路は、
前記入力電圧が前記第１入力閾値以上のとき逆電流が流れる第３ダイオードと、
前記第３ダイオードに接続されたフォトカプラと、を備え、
前記フォトカプラがオンのとき、前記フォトカプラは、前記第１トランジスタの制御端子と前記第１トランジスタの他端との間を導通させる、請求項５に記載の電源回路。
【請求項７】
前記制御回路は、前記第１トランジスタの制御端子と前記第１トランジスタの他端との間に接続されたキャパシタを備える、請求項２に記載の電源回路。
【請求項８】
前記第１トランジスタおよび前記第２トランジスタは、ＮＰＮ型バイポーラトランジスタであり、
前記制御トランジスタは、ＰＮＰ型バイポーラトランジスタである、請求項２に記載の電源回路。
【請求項９】
前記スイッチング素子は、ｎ型電界効果トランジスタである、請求項１に記載の電源回路。
【請求項１０】
前記制御回路は、平滑化された直流の前記入力電圧を検出する、請求項１から９のいずれか一項に記載の電源回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は電源回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、突入電流抑制回路が開示されている。この突入電流抑制回路は、電圧検出回路で検出した端子間電圧に応じて、第一の抵抗に並列に接続された切り替えスイッチング素子を切り替える。
【先行技術文献】
【特許文献】
【０００３】
特開2019-122158号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、入力電圧が変動する場合、出力電圧のみに基づいて回路を切り替えると、大きな突入電流が流れ得る。
【０００５】
本発明の一態様は、適切に突入電流を抑制することができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の態様１に係る電源回路は、正側の第１出力端子および負側の第２出力端子と、前記第２出力端子に接続された抵抗素子と、前記抵抗素子に対して並列に接続されたスイッチング素子と、入力電圧と出力電圧とを検出する制御回路と、を備え、前記制御回路は、前記入力電圧が第１入力閾値未満かつ前記出力電圧が第１出力閾値以上であれば、前記スイッチング素子をオンにし、前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第１出力閾値より大きい第２出力閾値未満であれば、前記スイッチング素子をオフにし、前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値以上であれば、前記スイッチング素子をオンにする、構成である。
【０００７】
上記の構成によれば、入力電圧と出力電圧との差が大きい場合、スイッチング素子をオフにし、差が小さくなってからスイッチング素子をオンにすることができる。そのため、適切に突入電流を抑制することができる。
【０００８】
本発明の態様２に係る電源回路は、上記の態様１において、前記制御回路は、前記第１出力端子にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードに制御端子が接続された第１トランジスタと、前記第１出力端子にカソードが接続された第２ダイオードと、前記第２ダイオードのアノードに制御端子が接続された第２トランジスタと、前記第１トランジスタの一端および前記第２トランジスタの一端に制御端子が接続された制御トランジスタと、を備え、前記制御トランジスタの一端は、前記第１出力端子に接続されており、前記制御トランジスタの他端は、前記スイッチング素子の制御端子に接続されており、前記制御回路は、前記入力電圧が前記第１入力閾値以上のとき、前記第１トランジスタをオフにする構成としてもよい。
【０００９】
上記の構成によれば、入力電圧および出力電圧に応じて動作するアナログ回路によって、突入電流の抑制を実現することができる。よって回路規模を大きくする必要がない。
【００１０】
本発明の態様３に係る電源回路は、上記の態様２において、前記制御回路では、前記入力電圧が前記第１入力閾値未満かつ前記出力電圧が第１出力閾値以上であれば、前記第１トランジスタがオンになり、前記制御トランジスタがオンになり、前記スイッチング素子がオンになり、前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値未満であれば、前記第１トランジスタがオフになり、前記第２トランジスタがオフになり、前記制御トランジスタがオフになり、前記スイッチング素子がオフになり、前記入力電圧が前記第１入力閾値以上かつ前記出力電圧が前記第２出力閾値以上であれば、前記第１トランジスタがオフになり、前記第２トランジスタがオンになり、前記制御トランジスタがオンになり、前記スイッチング素子がオンになる構成としてもよい。
（【００１１】以降は省略されています）

関連特許