特許ウォッチ

公開番号2024125740
公報種別公開特許公報(A)
公開日2024-09-19
出願番号2023033767
出願日2023-03-06
発明の名称撮像素子
出願人株式会社ニコン
代理人個人,個人,個人
主分類H04N 25/77 20230101AFI20240911BHJP(電気通信技術)
要約【課題】フォトダイオードの欠陥や読み出し回路RTSノイズに起因する画質の劣化を抑制する撮像素子を提供する。
【解決手段】撮像素子は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路30をそれぞれ有する複数の画素回路20Aと、行方向と列方向とに並んで配置され、画素回路20Aから読み出された信号をデジタル信号に変換するために画素回路毎に設けられたAnalog-to-Digital Converter(ADC)23と、1つの画素回路が有する複数の光電変換回路のうち選択された光電変換回路と、1つの画素回路が有する変換部ADCとを接続するスイッチ25-1～25-2と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路（３０）をそれぞれ有する複数の画素回路（２０）と、
前記行方向と前記列方向とに並んで配置され、前記画素回路から読み出された信号をデジタル信号に変換する前記画素回路ごとの変換部（２３）と、
１つの前記画素回路が有する複数の前記光電変換回路のうち選択された前記光電変換回路と、１つの前記画素回路が有する前記変換部とを接続する接続部（２５）と、
を備える撮像素子（１）。
続きを表示（約 1,000 文字）【請求項２】
前記接続部によって前記変換部に接続される光電変換回路は、前記複数の光電変換回路が有する欠陥または特性に関する接続情報に基づいて選択されたものである、
請求項１に記載の撮像素子。
【請求項３】
前記接続部は、前記複数の画素回路に含まれる転送トランジスタおよびリセットトランジスタを制御する制御部と、前記複数の光電変換回路の中から選択された前記光電変換回路に含まれる転送トランジスタおよびリセットトランジスタと、をさらに接続する、
請求項１に記載の撮像素子。
【請求項４】
前記複数の光電変換回路のそれぞれは、フォトダイオードと、前記フォトダイオードから前記変換部までの読み出し回路とをそれぞれ１つずつ備える、
請求項１に記載の撮像素子。
【請求項５】
前記複数の光電変換回路は、複数の前記フォトダイオードが画素の中心近くに隣接して位置し、複数の前記読み出し回路が前記複数の前記フォトダイオードよりも前記画素の中心から遠くに位置するように配置される、
請求項４に記載の撮像素子。
【請求項６】
前記複数の画素回路のそれぞれは、複数のマイクロレンズを有し、
前記複数の光電変換回路は、前記画素回路が有する複数のマイクロレンズごとに設けられる、
請求項４に記載の撮像素子。
【請求項７】
前記複数の光電変換回路のそれぞれは、１つのフォトダイオードと、他の光電変換回路と共有の読み出し回路とを備える、
請求項１に記載の撮像素子。
【請求項８】
前記複数の光電変換回路は、前記共有の読み出し回路が画素の中心近くに位置し、複数の前記フォトダイオードが前記共有の読み出し回路よりも前記画素の中心から遠くに位置するように配置される、
請求項７に記載の撮像素子。
【請求項９】
前記画素回路は、前記共有の読み出し回路を遮光する遮光部、または複数の前記フォトダイオードを分離する構造を有する、
請求項７に記載の撮像素子。
【請求項１０】
前記複数の画素回路のそれぞれは、前記フォトダイオードごとにマイクロレンズを有する、
請求項７に記載の撮像素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、撮像素子に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
画素が多数配列された画素部を有する撮像素子が知られている。このような撮像素子に関し、従来より、画素部の欠陥画素が問題となっていた（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－３００４４６号公報
【発明の概要】
【０００４】
本発明の一態様は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路（３０）をそれぞれ有する複数の画素回路（２０）と、前記行方向と前記列方向とに並んで配置され、前記画素回路から読み出された信号をデジタル信号に変換する前記画素回路ごとの変換部（２３）と、１つの前記画素回路が有する複数の前記光電変換回路のうち選択された前記光電変換回路と、１つの前記画素回路が有する前記変換部とを接続する接続部（２５）と、を備える撮像素子（１）である。
【図面の簡単な説明】
【０００５】
第１の実施形態の撮像素子の構成の概略を示す図である。
従来の撮像素子における画素回路の構成例を示す概略図である。
第１の実施形態の撮像素子により、画像の低下を抑制しつつ、ノイズの影響を低減する方法の概略を示す図である。
第１の実施形態の撮像素子における画素回路の第１の構成例を示す図である。
第１の実施形態の撮像素子における画素回路の第２の構成例を示す図である。
第１の実施形態の撮像素子における画素回路の第３の構成例を示す図である。
第１の実施形態の撮像素子における画素回路の第４の構成例を示す図である。
第１の実施形態におけるフォトダイオードおよび読み出し回路の第１の配置例を示す図である。
第１の実施形態におけるフォトダイオードおよび読み出し回路の第２の配置例を示す図である。
第２の実施形態の撮像素子における画素回路の構成例を示す図である。
第２の実施形態におけるフォトダイオードおよび読み出し回路の第１の配置例を示す図である。
第２の実施形態におけるフォトダイオードおよび読み出し回路の第２の配置例を示す図である。
第３の実施形態の撮像素子における画素回路の構成例を示す図である。
第３の実施形態におけるフォトダイオードおよび読み出し回路の配置例を示す図である。
【発明を実施するための形態】
【０００６】
以下、図面を参照しながら実施形態について詳しく説明する。
【０００７】
＜第１の実施形態＞
図１は、第１の実施形態の撮像素子の構成の概略を示す図である。撮像素子１は、被写体を撮像して画像データを出力する回路である。撮像素子１は、例えば、画素アレイ１１と、周辺回路１２とを備える。画素アレイ１１は、複数の画素回路２０を備える。複数の画素回路２０は、行方向と列方向とにそれぞれ並んで配置される。複数の画素回路２０は、入射した光に応じた画素信号をそれぞれ生成する。
【０００８】
周辺回路１２は、画素アレイ１１の各画素回路２０から画素信号を読み出し、読み出した各画素信号を他の回路に出力する。なお、周辺回路１２は、画素アレイ１１から読み出した各画素信号に対して所定の処理を行った上で出力するように構成されてもよい。例えば、周辺回路１２は、読み出した各画素信号に対してフィルタ処理や補正処理等を行ったものを出力するように構成されてもよいし、読み出した各画素信号に基づいて画像データを生成し、生成した画像データを出力するように構成されてもよい。
【０００９】
図２は、従来の撮像素子における画素回路の構成例を示す概略図である。従来の撮像素子も、画素回路の集合である画素アレイと、周辺回路とを備える点においては、本実施形態の撮像素子１と同様である。図２に示す従来の撮像素子における画素回路９０は、例えば、フォトダイオードＰＤと、ＡＤＣ（Analog-to-Digital Converter）９３と、フォトダイオードＰＤからＡＤＣ９３までの読み出し回路とを備える。読み出し回路は、例えば、転送トランジスタＴＸと、フローティングディフュージョンＦＤと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとが含まれる。フォトダイオードＰＤ、ＡＤＣ９３および読み出し回路は、図２に示すように、フォトダイオードＰＤと読み出し回路が配置される半導体基板と、ＡＤＣ９３が配置される半導体基板により構成される積層型の撮像素子でもよい。また、フォトダイオードＰＤ、ＡＤＣ９３および読み出し回路は、単一の半導体基板に配置されてもよい。以下、積層型の撮像素子について、少なくともフォトダイオードＰＤが配置される半導体基板を「第１層」といい、少なくともＡＤＣ９３が配置される半導体基板を「第２層」ということにする。
【００１０】
転送トランジスタＴＸは、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する。フローティングディフュージョンＦＤは、転送トランジスタＴＸを介してフォトダイオードＰＤの電荷を受け取って電荷を電圧に変換する。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位をリセットする。ここで、転送トランジスタＴＸのオン・オフのタイミングはＴＸ制御回路９１によって制御され、リセットトランジスタＲＳＴのオン・オフのタイミングはＲＳＴ制御回路９２によって制御される。ＶＤＤは電源電位である。
（【００１１】以降は省略されています）

関連特許