特許ウォッチ

公開番号2024124769
公報種別公開特許公報(A)
公開日2024-09-13
出願番号2023032669
出願日2023-03-03
発明の名称オシレータ
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 3/02 20060101AFI20240906BHJP(基本電子回路)
要約【課題】発振動作により得られる矩形波信号の特性を安定化させる。
【解決手段】基準抵抗(2205)を有し、基準抵抗の値に応じた基準電流(Iref)を生成する基準電流生成回路(2200)と、ループ状に接続された複数段の信号遅延回路を有し、複数段の信号遅延回路に発振動作を行わせることで出力矩形波信号(Sout)を生成するよう構成された発振回路(2300)と、を備えたオシレータ(2000)であって、発振回路は、基準電流に応じた充電用定電流(Icc)を用いて充電されるよう構成されたコンデンサ(2311)を有し、コンデンサが充電されるときにおけるコンデンサの両端子間電圧の変化速度に応じた周波数を持つ出力矩形波信号を生成する。
【選択図】図13
特許請求の範囲【請求項１】
基準抵抗を有し、前記基準抵抗の値に応じた基準電流を生成するよう構成された基準電流生成回路と、
ループ状に接続された複数段の信号遅延回路を有し、前記複数段の信号遅延回路に発振動作を行わせることで出力矩形波信号を生成するよう構成された発振回路と、を備え、
前記発振回路は、前記基準電流に応じた充電用定電流を用いて充電されるよう構成されたコンデンサを有し、前記コンデンサが充電されるときにおける前記コンデンサの両端子間電圧の変化速度に応じた周波数を持つ前記出力矩形波信号を生成する
、オシレータ。
続きを表示（約 1,400 文字）【請求項２】
前記複数段の信号遅延回路は、２つの信号遅延回路として、第１特定遅延回路と、前記第１特定遅延回路の次段に設けられる第２特定遅延回路を有し、
前記第１特定遅延回路は、前記出力矩形波信号に基づく入力矩形波信号に同期してオン、オフされるよう構成されたスイッチング素子と、
前記スイッチング素子に並列接続される前記コンデンサと、
前記スイッチング素子及び前記コンデンサの並列回路に対して前記充電用定電流を供給するよう構成された充電用電流源と、を有し、
前記コンデンサの両端間電圧が前記第２特定遅延回路に入力される
、請求項１に記載のオシレータ。
【請求項３】
前記第２特定遅延回路は、前記コンデンサの両端間電圧をゲート－ソース間にて受けるＮチャネル型の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された負荷と、を有して、前記電界効果トランジスタ及び前記負荷によりソース接地型アンプを形成し、前記電界効果トランジスタのドレインにおける信号を次段の信号遅延回路に出力する
、請求項２に記載のオシレータ。
【請求項４】
可変抵抗を有し、前記基準電流及び前記可変抵抗の各値に応じた電流値を前記充電用定電流に設定するよう構成された定電流設定回路を更に備える
、請求項１～３の何れかに記載のオシレータ。
【請求項５】
前記可変抵抗は第１可変抵抗及び第２可変抵抗を含み、
前記定電流設定回路は、前記基準電流に比例する第１電流を前記第１可変抵抗を用いて電圧に変換し、変換により得られた前記電圧を前記第２可変抵抗を用いて第２電流に変換し、前記第２電流に比例する電流を前記充電用定電流として前記充電用電流源に発生させる
、請求項４に記載のオシレータ。
【請求項６】
前記定電流設定回路は、前記第１可変抵抗の第１端に接続されたベース及び前記第１可変抵抗の第２端に接続されたコレクタを有するＰＮＰ型のバイポーラトランジスタと、前記ＰＮＰ型のバイポーラトランジスタのエミッタに接続されたベース及び前記第２可変抵抗に接続されたエミッタを有するＮＰＮ型のバイポーラトランジスタと、を備え、
前記第１電流は前記第１可変抵抗を通じて流れ、前記第２電流は前記ＮＰＮ型のバイポーラトランジスタのコレクタ及びエミッタ間並びに前記第２可変抵抗を通じて流れる
、請求項５に記載のオシレータ。
【請求項７】
前記基準電流を入力側の電流として用いる第１カレントミラー回路により前記第１電流を発生させ、前記第２電流を入力側の電流として用いる第２カレントミラー回路により前記充電用定電流を発生させる
、請求項５に記載のオシレータ。
【請求項８】
前記出力矩形波信号は前記発振回路への入力信号の論理否定信号であり、
前記発振回路において、前記複数段の信号遅延回路の内、最終段の信号遅延回路から前記出力矩形波信号が出力され、前記出力矩形波信号を前記発振回路への入力信号として初段の信号遅延回路に入力することで前記発振動作を行う
、請求項１～３の何れかに記載のオシレータ。
【請求項９】
前記出力矩形波信号の波形整形を行うよう構成された波形整形回路を更に備える
、請求項１～３の何れかに記載のオシレータ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、オシレータに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
所謂リングオシレータ構造を用いた発振動作により、矩形波信号を得ることができる（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－８８８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発振動作により得られる矩形波信号の特性安定化は重要である。
【０００５】
本開示は、安定した特性を持つオシレータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係るオシレータは、基準抵抗を有し、前記基準抵抗の値に応じた基準電流を生成するよう構成された基準電流生成回路と、ループ状に接続された複数段の信号遅延回路を有し、前記複数段の信号遅延回路に発振動作を行わせることで出力矩形波信号を生成するよう構成された発振回路と、を備え、前記発振回路は、前記基準電流に応じた充電用定電流を用いて充電されるよう構成されたコンデンサを有し、前記コンデンサが充電されるときにおける前記コンデンサの両端子間電圧の変化速度に応じた周波数を持つ前記出力矩形波信号を生成する。
【発明の効果】
【０００７】
本開示によれば、安定した特性を持つオシレータを提供することが可能となる。
【図面の簡単な説明】
【０００８】
図１は、信号伝達装置の基本構成を示す図である。
図２は、トランスチップの基本構造を示す図である。
図３は、２チャンネル型のトランスチップとして用いられる半導体装置の斜視図である。
図４は、図３に示す半導体装置の平面図である。
図５は、図３の半導体装置において低電位コイルが形成された層を示す平面図である。
図６は、図３の半導体装置において高電位コイルが形成された層を示す平面図である。
図７は、図６に示すVIII-VIII線に沿う断面図である。
図８は、図７に示す領域XIIIの拡大図（分離構造）を示す図である。
図９は、トランスチップのレイアウト例を模式的に示す図である。
図１０は、本開示の実施形態に係る発振回路の概略構成図である。
図１１は、本開示の実施形態に係り、発振回路の入出力信号の概略波形図である。
図１２は、参考例に係るオシレータの回路図である。
図１３は、本開示の実施形態に属する第１実施例に係り、オシレータの回路図である。
図１４は、本開示の実施形態に属する第１実施例に係り、発振回路の出力信号とオシレータの出力信号の波形図である。
図１５は、本開示の実施形態に属する第１実施例に係り、発振回路内のコンデンサの充電に関わるタイミングチャートである。
図１６は、本開示の実施形態に属する第１実施例に係り、発振回路のタイミングチャートである。
図１７は、本開示の実施形態に属する第２実施例に係り、オシレータの回路図である。
図１８は、本開示の実施形態に属する第３実施例に係り、オシレータの回路図である。
図１９は、本開示の実施形態に属する第３実施例に係り、電子機器の構成図である。
【発明を実施するための形態】
【０００９】
＜信号伝達装置（基本構成）＞
図１は、信号伝達装置の基本構成を示す図である。本構成例の信号伝達装置２００は、一次回路系２００ｐ（ＶＣＣ１－ＧＮＤ１系）と二次回路系２００ｓ（ＶＣＣ２－ＧＮＤ２系）との間を絶縁しつつ、一次回路系２００ｐから二次回路系２００ｓにパルス信号を伝達し、二次回路系２００ｓに設けられたスイッチ素子（不図示）のゲートを駆動する半導体集積回路装置（いわゆる絶縁ゲートドライバＩＣ）である。例えば、信号伝達装置２００は、コントローラチップ２１０と、ドライバチップ２２０と、トランスチップ２３０と、を単一のパッケージに封止して成る。
【００１０】
コントローラチップ２１０は、電源電圧ＶＣＣ１（例えばＧＮＤ１基準で最大７Ｖ）の供給を受けて動作する半導体チップである。コントローラチップ２１０には、例えば、パルス送信回路２１１と、バッファ２１２及び２１３が集積されている。
（【００１１】以降は省略されています）

関連特許