TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024142266
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023054390
出願日2023-03-29
発明の名称逐次比較型A/Dコンバータ
出願人ローム株式会社
代理人個人,個人
主分類H03M 1/46 20060101AFI20241003BHJP(基本電子回路)
要約【課題】サンプリング時におけるキックバックノイズの発生を抑制できる逐次比較型A/Dコンバータを提供する。
【解決手段】逐次比較型A/Dコンバータ1は、アナログの入力信号に応じたアナログ信号をサンプリングし、サンプリング結果とデジタル入力とに応じたアナログの出力信号を生成する容量性D/Aコンバータ12と、アナログの出力信号と比較基準電圧とを比較する比較器14と、比較器14の比較結果に応じたデジタル入力を生成する制御回路16と、を備える。容量性D/Aコンバータ12は、入力ノード120と、複数のキャパシタC0~C3と、調整キャパシタCsとを有し、入力ノード120を介して複数のキャパシタC0~C3にアナログ信号を供給することによってアナログ信号をサンプリングする。調整キャパシタCsは、逐次比較のあとの次のサンプリングが行われる前に、調整電圧に応じた電圧を入力ノード120に供給する。
【選択図】図4
特許請求の範囲【請求項1】
アナログの入力信号に応じたデジタルの出力信号を生成する逐次比較型A/Dコンバータであって、
前記アナログの入力信号に応じたアナログ信号をサンプリングし、サンプリング結果とデジタル入力とに応じたアナログの出力信号を生成する容量性D/Aコンバータと、
前記アナログの出力信号と比較基準電圧とを比較する比較器と、
前記比較器の比較結果に応じた前記デジタル入力を生成する制御回路と、を備え、
前記容量性D/Aコンバータは、前記アナログ信号が入力されるべき入力ノードと、複数のキャパシタと、調整電圧でチャージされる調整キャパシタとを有し、前記入力ノードを介して前記複数のキャパシタに前記アナログ信号を供給することによって前記アナログ信号をサンプリングし、
前記比較器は、前記デジタルの出力信号の最上位ビットから最下位ビットまでのそれぞれのビットについての前記アナログの出力信号と比較基準電圧とを逐次比較し、
前記制御回路は、前記比較器による逐次比較の結果に基づいて、前記デジタルの出力信号を生成し、
前記調整キャパシタは、前記逐次比較のあとの次のサンプリングが行われる前に、前記調整電圧に応じた電圧を前記入力ノードに供給する、
逐次比較型A/Dコンバータ。
続きを表示(約 1,000 文字)【請求項2】
前記容量性D/Aコンバータは、前記複数のキャパシタのそれぞれの他端に接続される、前記アナログの出力信号を出力すべき出力ノードをさらに有し、
前記調整キャパシタは、一端が前記入力ノードに接続され、他端に回路基準電圧が供給された前記出力ノードに接続されることによって、前記入力ノードに前記調整電圧に応じた電圧を供給する、
請求項1に記載の逐次比較型A/Dコンバータ。
【請求項3】
前記アナログ信号を出力する回路と前記入力ノードとの間に配置されたスイッチとをさらに備え、
前記複数のキャパシタのそれぞれの他端は、前記スイッチがオフであり、前記調整キャパシタの一端が前記入力ノードに接続された状態で、前記入力ノードに接続される、
請求項2に記載の逐次比較型A/Dコンバータ。
【請求項4】
前記容量性D/Aコンバータは、前記デジタル入力に応じて、前記複数のキャパシタのそれぞれの一端に回路基準電圧またはリファレンス電圧を供給することによって、前記アナログの出力信号を生成し、
前記調整キャパシタは、前記アナログ信号のサンプリング時に、一端に前記リファレンス電圧が供給され、他端に前記比較基準電圧が供給されることによって、前記比較基準電圧および前記リファレンス電圧に応じた前記調整電圧でチャージされる、
請求項1に記載の逐次比較型A/Dコンバータ。
【請求項5】
前記容量性D/Aコンバータは、前記複数のキャパシタのそれぞれの他端に接続され、前記アナログの出力信号を出力すべき出力ノードをさらに有し、
前記調整キャパシタの他端は、前記アナログ信号のサンプリング時に、前記比較基準電圧が供給された前記出力ノードに接続されることによって、前記調整電圧でチャージされる、
請求項4に記載の逐次比較型A/Dコンバータ。
【請求項6】
前記容量性D/Aコンバータは、前記デジタル入力に応じて、前記複数のキャパシタのそれぞれの一端に回路基準電圧またはリファレンス電圧を供給することによって、前記アナログの出力信号を生成し、
前記調整電圧は、前記リファレンス電圧の1/2の電圧である、
請求項1に記載の逐次比較型A/Dコンバータ。
【請求項7】
前記調整キャパシタの容量は、前記複数のキャパシタの合成容量である、
請求項1に記載の逐次比較型A/Dコンバータ。

発明の詳細な説明【技術分野】
【0001】
本開示は、逐次比較型A/Dコンバータに関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
アナログの入力信号をデジタルの出力信号に変換するA/Dコンバータの一種として、逐次比較型A/Dコンバータ(以下、「逐次比較型ADC」とも称する。)が知られている。容量性D/Aコンバータ(以下、「容量性DAC」とも称する。)を有する逐次比較型ADCの場合、容量性DACでアナログの入力信号に応じたアナログ信号をサンプリングし、サンプリングした信号と基準となる信号とを比較器で逐次比較し、その逐次比較の結果に応じたデジタルの出力信号を生成する。
【先行技術文献】
【特許文献】
【0003】
特開2017-192099号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、サンプリングしたアナログ信号についてデジタルの出力信号を生成したあと、次のアナログ信号をサンプリングするとき、容量性DACのキャパシタに蓄えられた電荷の流れとアナログ信号に基づく電荷の流れとがぶつかり、キックバックノイズが生じる。このキックバックノイズによってアナログ信号のサンプリングに時間がかかってしまうと、逐次比較型ADCにおけるA/D変換の精度が低下する可能性がある。
【0005】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、サンプリング時におけるキックバックノイズの発生を抑制できる逐次比較型A/Dコンバータを提供することにある。
【課題を解決するための手段】
【0006】
本開示のある態様の逐次比較型A/Dコンバータは、アナログの入力信号に応じたデジタルの出力信号を生成する。この逐次比較型A/Dコンバータは、アナログの入力信号に応じたアナログ信号をサンプリングし、サンプリング結果とデジタル入力とに応じたアナログの出力信号を生成する容量性D/Aコンバータと、アナログの出力信号と比較基準電圧とを比較する比較器と、比較器の比較結果に応じたデジタル入力を生成する制御回路と、を備える。容量性D/Aコンバータは、アナログ信号が入力されるべき入力ノードと、複数のキャパシタと、調整電圧でチャージされる調整キャパシタとを有する。容量性D/Aコンバータは、入力ノードを介して複数のキャパシタにアナログ信号を供給することによってアナログ信号をサンプリングする。比較器は、デジタルの出力信号の最上位ビットから最下位ビットまでのそれぞれのビットについてのアナログの出力信号と比較基準電圧とを逐次比較する。制御回路は、比較器による逐次比較の結果に基づいて、デジタルの出力信号を生成する。調整キャパシタは、逐次比較のあとの次のサンプリングが行われる前に、調整電圧に応じた電圧を入力ノードに供給する。
【0007】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【発明の効果】
【0008】
本開示によれば、サンプリング時におけるキックバックノイズの発生を抑制できる逐次比較型A/Dコンバータを提供できる。
【図面の簡単な説明】
【0009】
図1は、従来技術に係る逐次比較型ADCの模式的なブロック図である。
図2は、逐次比較のフェーズからサンプリングのフェーズに切り替わる際における、従来技術に係る逐次比較型ADCの動作を説明するための図である。
図3は、本開示の一実施形態に係る逐次比較型ADCを示す回路図である。
図4は、本開示の一実施形態に係る容量性DACの回路図である。
図5は、サンプリング時における容量性DACを示す図である。
図6は、逐次比較が開始されるときの容量性DACを示す図である。
図7は、逐次比較が終わったときの容量性DACを示す図である。
図8は、入力経路の電圧を調整するときの容量性DACを示す図である。
図9は、複数のキャパシタのそれぞれの一端が入力経路に接続されるときの容量性DACを示す図である。
図10は、比較技術に係る容量性DACの回路図である。
図11は、アナログ電圧をサンプリングするときの容量性DACを示す図である。
図12は、逐次比較を開始するときの容量性DACを示す図である。
図13は、逐次比較が終わったときの容量性DACを示す図である。
【発明を実施するための形態】
【0010】
(概要)
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

ローム株式会社
ホール素子
4日前
ローム株式会社
半導体装置
10日前
ローム株式会社
サーマルプリントヘッド
3日前
ローム株式会社
データ通信システム及びスレーブ装置
3日前
ローム株式会社
電源制御回路およびこれを備えた電源装置
2日前
ローム株式会社
電源制御回路およびこれを備えた電源装置
2日前
ローム株式会社
安全支援装置、安全支援プログラム、及び車両
10日前
ローム株式会社
サーマルプリントヘッド用基板及びサーマルプリントヘッド
3日前
ローム株式会社
半導体装置
16日前
ローム株式会社
ハイサイドゲートドライバ回路、モータドライバ回路、ハードディスク装置
9日前
太陽誘電株式会社
電子部品
2か月前
エイブリック株式会社
半導体装置
2か月前
日本電波工業株式会社
水晶発振器
18日前
日本電波工業株式会社
圧電発振器
1か月前
日本電波工業株式会社
圧電デバイス
2か月前
日本電波工業株式会社
圧電デバイス
2か月前
日本電波工業株式会社
発振器
1か月前
アズビル株式会社
HART通信装置
2か月前
TDK株式会社
電子部品
1か月前
株式会社ミツトヨ
フィルタ回路
2か月前
ローム株式会社
オペアンプ回路
1か月前
株式会社大真空
圧電振動デバイス
1か月前
日東電工株式会社
BAWフィルタ
1か月前
ローム株式会社
モータドライバ回路
1か月前
ローム株式会社
モータドライバ回路
1か月前
株式会社村田製作所
マルチプレクサ
1か月前
株式会社村田製作所
高周波増幅回路
1か月前
株式会社村田製作所
マルチプレクサ
3日前
株式会社村田製作所
高周波モジュール
1か月前
株式会社村田製作所
高周波モジュール
1か月前
株式会社村田製作所
高周波モジュール
1か月前
矢崎総業株式会社
スイッチ装置
4日前
株式会社デンソー
スイッチ回路
1か月前
セイコーエプソン株式会社
発振器
18日前
太陽誘電株式会社
電子部品およびその製造方法
1か月前
株式会社NTTドコモ
歪補償回路
1か月前
続きを見る