特許ウォッチ

公開番号2024151812
公報種別公開特許公報(A)
公開日2024-10-25
出願番号2023065534
出願日2023-04-13
発明の名称周波数変換回路
出願人三菱電機株式会社
代理人個人,個人,個人
主分類H03L 7/08 20060101AFI20241018BHJP(基本電子回路)
要約【課題】基準信号を逓倍した2つの周波数の和を生成する周波数変換回路を小型化することを目的とする。
【解決手段】周波数変換回路1は、基準信号を出力する基準信号発生器11と、基準信号を入力信号とした出力信号との位相の同期を取る第1のPLL12と、事前に設定した周波数と前記基準信号を入力信号とした入力周波数の逓倍の複数の周波数を出力するDDS13と、DDS13から出力される複数の周波数から所望の周波数を出力するBPF14と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
基準信号発生器から出力される基準信号を入力信号とした出力信号との位相の同期を取るＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）と、
事前に設定した周波数と前記基準信号を入力信号とした入力周波数の逓倍の複数の周波数を出力するＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ）と、
前記ＤＤＳから出力される複数の周波数から所望の周波数を出力するＢＰＦ（ＢａｎｄＰａｓｓＦｉｌｔｅｒ）と、
を備えることを特徴とする周波数変換回路。
続きを表示（約 310 文字）【請求項２】
前記ＤＤＳの入力周波数の逓倍を表す０以上の整数Ｎ及び前記ＰＬＬの周波数逓倍数であり正の数のＭ及び前記基準信号の設定周波数ｆｒを乗算したＮ×Ｍ×ｆｒに、前記ＤＤＳに事前に設定した周波数ｆＤＤＳの和であるｆＤＤＳ＋Ｎ×Ｍ×ｆｒとなる周波数を所望波として、取り出すＢＰＦと、
を備えることを特徴とする請求項１記載の周波数変換回路。
【請求項３】
前記ＤＤＳの入力周波数逓倍数Ｍと前記基準信号の設定周波数ｆｒを乗算したＭ×ｆｒを、２より大きい整数Ｋで除算したＭ×ｆｒ／Ｋを、前記ＤＤＳに事前に設定した周波数ｆＤＤＳとして、前記ＤＤＳに設定することを特徴とする請求項２記載の周波数変換回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、例えば、レーダシステム、無線通信システム等の送信機に用いられる周波数変換回路に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
レーダシステム、無線通信システム等に用いられる送信機では、送信周波数を生成するため、送信機内部の構成品である基準信号発生器の出力信号を任意の逓倍数で周波数逓倍し、この周波数逓倍された２つの異なる信号を使用して、両者の周波数の和を周波数とする新たな信号を生成して使用している。
【０００３】
例えば、特許文献１に示すように、このような２つの信号の周波数の和を周波数とする信号の生成は、一般的には、周波数変換部にミキサを使用し、その入力部に逓倍回路、出力部にフィルタを追加して実現している。
【先行技術文献】
【特許文献】
【０００４】
特開２００７－２８３０３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したような、従来の周波数変換回路では、基準信号を逓倍して生成した異なる２つの信号をミキサに入力するために、ミキサの入力部にフェーズロックループ（ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ））回路が２つ必要となる課題がある。また、ミキサの出力には、目的の周波数の信号の他に、ミキサに入力した周波数が混変調して生成された複数の異なる周波数の信号が含まれるため、目的の周波数の信号を取り出すためにバンドパスフィルタ（ＢＰＦ（ＢａｎｄＰａｓｓＦｉｌｔｅｒ））が必要となり、混変調により生成された周波数が目的の周波数の近くに発生するため、急峻な抑圧特性のＢＰＦが必要となることから、ミキサ出力部のＢＰＦが大きくなるといった問題があった。
【０００６】
本開示は、上記のような問題点を解決するためになされたものであり、基準信号を逓倍した２つの周波数の和を生成する周波数変換回路を小型化することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本開示の周波数変換回路は、基準信号を出力する基準信号発生器１１と、基準信号を入力信号とした出力信号との位相の同期を取る第１のＰＬＬ１２と、事前に設定した周波数と前記基準信号を入力信号とした入力周波数の逓倍の複数の周波数を出力するＤＤＳ１３と、ＤＤＳ１３から出力される複数の周波数から所望の周波数を出力するＢＰＦ１４と、を備えることを特徴とする。
【発明の効果】
【０００８】
本開示による周波数変換回路によれば、ミキサの代わりにダイレクトディジタルシンセサイザ（ＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ））を周波数変化部として用いることで、ミキサを周波数変化部として使用した場合に比べ、周波数変換部の入力部を小型化することができるため、２つの信号の周波数の和を周波数とする信号を生成する周波数変換回路の小型化が可能となる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る周波数変換回路のブロック図である。
従来および実施の形態１に係る周波数変換回路のＤＤＳの出力周波数を示す図である。
実施の形態１に係る周波数変換回路のＢＰＦの出力周波数を示す図である。
異なる２つの周波数の和を生成する一般的な周波数変換回路を示すブロック図である。
一般的な周波数変換回路のミキサの出力周波数を示す図である。
一般的な周波数変換回路の出力に現れる周波数を示す図である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施の形態について図面を参照して説明する。各図では、同一又は相当する部分に同一の符号を付している。重複する説明は、適宜簡略化あるいは省略する。な
お、以下に説明される実施の形態により本開示が限定されるものではない。
（【００１１】以降は省略されています）

関連特許