特許ウォッチ

公開番号2024129219
公報種別公開特許公報(A)
公開日2024-09-27
出願番号2023038274
出願日2023-03-13
発明の名称アウトフェージング増幅器
出願人住友電気工業株式会社
代理人個人
主分類H03F 1/02 20060101AFI20240919BHJP(基本電子回路)
要約【課題】特性を向上させることが可能なアウトフェージング増幅器を提供する。
【解決手段】アウトフェージング増幅器100は、第1信号Siaを増幅する第1アンプ10及び第3アンプ12と、第2信号Sibを増幅する第2アンプ11及び第4アンプ13と、第1インピーダンス変換器14と、第2インピーダンス変換器15と、第1整合回路22と、第2整合回路23と、第3整合回路24と、第4整合回路25と、第3アンプが増幅した第1信号と第4アンプが増幅した第2信号とを合成し、合成した信号を出力信号Toutとして出力する合成器16と、を備える。第1整合回路が出力する第1信号に対する第3整合回路に入力する第1信号の第1位相差は、動作周波数帯域の中心周波数において90°未満であり、第2整合回路が出力する第2信号に対する第4整合回路に入力する第2信号の第2位相差は、動作周波数帯域の中心周波数において90°より大きい。
【選択図】図1
特許請求の範囲【請求項１】
第１信号を増幅する第１アンプと、
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、
前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、
第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、
第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、
前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、
前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、
前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、
前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、
前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、
を備え、
前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、
前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器。
続きを表示（約 1,400 文字）【請求項２】
前記出力信号の電力が動作として用いられる最小の値のときのアウトフェージング角をθｂｏとしたとき、前記第１位相差は、８５°－θｂｏ以上かつ９５°－θｂｏ以下であり、前記第２位相差は、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下である請求項１に記載のアウトフェージング増幅器。
【請求項３】
前記第３アンプから前記第３整合回路を見たインピーダンスは、前記第３整合回路から前記第３アンプをみたインピーダンスの複素共役から、スミスチャート上において時計回りに回転しており、
前記第４アンプから前記第４整合回路を見たインピーダンスは、前記第４整合回路から前記第４アンプをみたインピーダンスの複素共役から、スミスチャート上において反時計回りに回転している請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項４】
前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の挿入損失は、前記動作周波数帯域の低周波端より前記動作周波数帯域の高周波端の方が大きく、
前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の挿入損失は、前記低周波端より前記高周波端の方が小さい請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項５】
前記第３整合回路の挿入損失は、前記低周波端より前記高周波端の方が小さく、
前記第４整合回路の挿入損失は、前記低周波端より前記高周波端の方が大きい請求項４に記載のアウトフェージング増幅器。
【請求項６】
前記第１インピーダンス変換器から前記第３整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であり、
前記第２インピーダンス変換器から前記第４整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下である請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項７】
前記第１インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第１伝送線路であり、
前記第２インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第２伝送線路である請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項８】
前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続された第１オープンスタブと、
前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続された第２オープンスタブと、
を備える請求項７に記載のアウトフェージング増幅器。
【請求項９】
前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたキャパシタと、
前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたインダクタと、
を備える請求項７に記載のアウトフェージング増幅器。
【請求項１０】
前記第１インピーダンス変換器は、前記中心周波数における波長の１／４より短い電気長を有する第１伝送線路であり、
前記第２インピーダンス変換器は、前記中心周波数における波長の１／４より長い電気長を有する第２伝送線路である請求項１または請求項２に記載のアウトフェージング増幅器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、アウトフェージング増幅器に関する。
続きを表示（約 4,700 文字）【背景技術】
【０００２】
マイクロ波等の高周波信号を増幅する増幅器としてアウトフェージング増幅器が知られている。アウトフェージング増幅器は、信号処理器、２つのアンプおよび合成器を備えている。信号処理器は、入力された入力信号の振幅に基づきアウトフェージング角を変化させた２つの信号を出力する。２つのアンプは、信号処理器から出力された２つの信号をそれぞれ増幅する。合成器は、２つのアンプが増幅した２つの出力信号を１つの出力信号として合成する合成器を備える。合成器としてシレイ（Ｃｈｉｒｅｉｘ）合成器を用いることが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１５６０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アウトフェージング増幅器において、並列に接続された２つのアンプをそれぞれ多段とすることが考えられる。多段のアンプを設計する場合、整合回路の設計を容易にするため、２つのアンプ間に、後段のアンプを見たインピーダンスがほぼ基準インピーダンスとなるノードを設けることがある。この場合、アンプの間にインピーダンス変換器を設けることが考えられる。しかしながら、アウトフェージング増幅器において、アンプの間にインピーダンス変換器を設けると、特性が劣化してしまう。
【０００５】
本開示は、上記課題に鑑みなされたものであり、特性を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、を備え、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器である。
【発明の効果】
【０００７】
本開示によれば、特性を向上させることができる。
【図面の簡単な説明】
【０００８】
図１は、実施例１に係るアウトフェージング増幅器のブロック図である。
図２は、実施例１に係るアウトフェージング増幅器のブロック図である。
図３は、実施例１における出力電力のベクトルの模式図である。
図４は、実施例１における出力電力のベクトルの模式図である。
図５は、比較例１におけるインピーダンスのスミスチャートである。
図６は、実施例１におけるインピーダンスのスミスチャートである。
図７は、比較例２に係るアウトフェージング増幅器の回路図である。
図８は、比較例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。
図９は、比較例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。
図１０は、実施例１のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。
図１１は、実施例１のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。
図１２は、実施例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。
図１３は、実施例２のアウトフェージング増幅器におけるインピーダンスを示すスミスチャートである。
図１４は、実施例２のアウトフェージング増幅器における周波数に対する通過特性Ｓ２１を示す図である。
図１５は、実施例３に係るアウトフェージング増幅器の回路図である。
図１６は、実施例４に係るアウトフェージング増幅器の回路図である。
図１７は、実施例５に係るアウトフェージング増幅器の回路図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した前記第１信号を増幅する第３アンプと、前記第２アンプが増幅した前記第２信号を増幅する第４アンプと、第１端が前記第１アンプに接続され、第２端が前記第３アンプに接続された第１インピーダンス変換器と、第１端が前記第２アンプに接続され、第２端が前記第４アンプに接続された第２インピーダンス変換器と、前記第１アンプの出力インピーダンスと前記第１インピーダンス変換器の入力インピーダンスとを整合させる第１整合回路と、前記第２アンプの出力インピーダンスと前記第２インピーダンス変換器の入力インピーダンスとを整合させる第２整合回路と、前記第１インピーダンス変換器の出力インピーダンスと前記第３アンプの入力インピーダンスとを整合させる第３整合回路と、前記第２インピーダンス変換器の出力インピーダンスと前記第４アンプの入力インピーダンスとを整合させる第４整合回路と、前記第３アンプが増幅した前記第１信号と前記第４アンプが増幅した前記第２信号とを合成し、前記合成した信号を出力信号として出力する合成器と、を備え、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の第１位相差は、動作周波数帯域の中心周波数において９０°未満であり、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の第２位相差は、前記中心周波数において９０°より大きいアウトフェージング増幅器である。これにより、第１整合回路から第１インピーダンス変換回路を見たインピーダンスおよび第２整合回路から第２インピーダンス変換回路を見たインピーダンスのリアクタンス成分を抑制でき、アウトフェージング増幅器の特性を向上できる。
（２）上記（１）において、前記出力信号の電力が動作として用いられる最小の値のときのアウトフェージング角をθｂｏとしたとき、前記第１位相差は、８５°－θｂｏ以上かつ９５°－θｂｏ以下であり、前記第２位相差は、８５°＋θｂｏ以上かつ９５°＋θｂｏ以下であってもよい。これにより、アウトフェージング角がθｂｏにおける特性を向上できる。
（３）上記（１）または（２）において、前記第３アンプから前記第３整合回路を見たインピーダンスは、前記第３整合回路から前記第３アンプをみたインピーダンスの複素共役から、スミスチャート上において時計回りに回転しており、前記第４アンプから前記第４整合回路を見たインピーダンスは、前記第４整合回路から前記第４アンプをみたインピーダンスの複素共役から、スミスチャート上において反時計回りに回転していてもよい。これにより、広帯域化できる。
（４）上記（１）から（３）のいずれかにおいて、前記第１整合回路が出力する前記第１信号に対する前記第３整合回路に入力する前記第１信号の挿入損失は、前記動作周波数帯域の低周波端より前記動作周波数帯域の高周波端の方が大きく、前記第２整合回路が出力する前記第２信号に対する前記第４整合回路に入力する前記第２信号の挿入損失は、前記低周波端より前記高周波端の方が小さくてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（５）上記（４）において、前記第３整合回路の挿入損失は、前記低周波端より前記高周波端の方が小さく、前記第４整合回路の挿入損失は、前記低周波端より前記高周波端の方が大きい。これにより、広帯域化できる。
（６）上記（１）から（５）のいずれかにおいて、前記第１インピーダンス変換器から前記第３整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であり、前記第２インピーダンス変換器から前記第４整合回路を見たインピーダンスのスミスチャート上の座標を極座標を用い表したとき動径は０．５以下であってもよい。これにより、整合回路の設計が容易となる。
（７）上記（１）から（６）のいずれかにおいて、前記第１インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第１伝送線路であり、前記第２インピーダンス変換器は、前記中心周波数における波長の１／４の電気長を有する第２伝送線路であってもよい。これにより、インピーダンス変換器を実現できる。
（８）上記（７）において、前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続された第１オープンスタブと、前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続された第２オープンスタブと、を備えてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（９）上記（７）において、前記第１整合回路と前記第１伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたキャパシタと、前記第２整合回路と前記第２伝送線路との間のノードに第１端が接続され第２端が基準電位に接続されたインダクタと、を備えてもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
（１０）上記（１）から（６）のいずれかにおいて、前記第１インピーダンス変換器は、前記中心周波数における波長の１／４より短い電気長を有する第１伝送線路であり、前記第２インピーダンス変換器は、前記中心周波数における波長の１／４より長い電気長を有する第２伝送線路であってもよい。これにより、第１位相差を９０°未満とし、第２位相差を９０°以上にできる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態にかかるアウトフェージング増幅器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許