TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024128676
公報種別公開特許公報(A)
公開日2024-09-24
出願番号2023037799
出願日2023-03-10
発明の名称ハイブリッド型ADC
出願人ミツミ電機株式会社
代理人個人,個人
主分類H03M 3/04 20060101AFI20240913BHJP(基本電子回路)
要約【課題】量子化の誤判定の影響を抑制可能で線形特性を改善したハイブリッド型ADCを提供する。
【解決手段】ハイブリッド型ADC100において、入力端子101に接続される第1スイッチ110Aと、第1スイッチの出力側に接続される遅延積分器130と、遅延積分器の出力側に接続される量子化器150と、量子化器の出力をアナログ変換するDAC160と、第1スイッチと遅延積分器の間に設けられ、第1スイッチに入力されるアナログ信号UとDACの出力の符号を反転した反転出力とを加算する第1加算器120と、を含み、第1ステップでは、第1スイッチをオンにして量子化器が2レベルで量子化を行い、第2ステップでは、第1スイッチをオフにして第1ステップにおける遅延積分器の出力に基づいて量子化器が3レベルで量子化を行う。
【選択図】図1
特許請求の範囲【請求項1】
アナログ信号が入力される入力端子に接続される第1スイッチと、
前記第1スイッチの出力側に接続される遅延積分器と、
前記遅延積分器の出力側に接続される量子化器と、
前記量子化器の出力をアナログ変換するデジタルアナログ変換器と、
前記第1スイッチと前記遅延積分器の間に設けられ、前記第1スイッチに入力される前記アナログ信号と、前記デジタルアナログ変換器の出力の符号を反転した反転出力とを加算する第1加算器と
を含み、
第1ステップでは、前記第1スイッチをオンにして、前記量子化器が2レベルで量子化を行うとともに、前記デジタルアナログ変換器が2レベルでアナログ変換を行い、
第2ステップでは、前記第1スイッチをオフにして、前記第1ステップにおける前記遅延積分器の出力に基づいて、前記量子化器が3レベルで量子化を行うとともに、前記デジタルアナログ変換器が3レベルでアナログ変換を行う、ハイブリッド型ADC。
続きを表示(約 570 文字)【請求項2】
前記量子化器の出力側に接続され、前記第1ステップにおける前記量子化器の第1出力に、前記第2ステップにおける前記量子化器の第2出力を加え、前記第1出力及び前記第2出力の合計の最下位ビットの値を切り捨てた合計出力を出力する出力演算部をさらに含む、請求項1に記載のハイブリッド型ADC。
【請求項3】
前記遅延積分器の出力を前記第1加算器に帰還する帰還ループと、
前記帰還ループに直列に挿入される第2スイッチと
をさらに含み、
前記第1ステップでは前記第2スイッチをオフにし、前記第2ステップでは前記第2スイッチをオンにし、
前記第1加算器は、前記第2ステップでは、前記デジタルアナログ変換器の前記反転出力と、前記帰還ループによって帰還される前記遅延積分器の出力とを加算する、請求項1又は2に記載のハイブリッド型ADC。
【請求項4】
前記第1スイッチと前記第1加算器の間から分岐する分岐線路と、
前記遅延積分器の出力側において前記帰還ループが分岐する分岐点と、前記量子化器の入力端子との間に設けられ、前記遅延積分器の出力と、前記分岐線路を介して入力される前記アナログ信号とを加算する第2加算器と
をさらに含む、請求項3に記載のハイブリッド型ADC。

発明の詳細な説明【技術分野】
【0001】
本発明は、ハイブリッド型ADCに関する。
続きを表示(約 1,700 文字)【背景技術】
【0002】
従来より、上位ビットから下位ビットに向かって順に比較演算を繰り返して、アナログ信号をデジタル信号に変換する巡回型A/D(アナログデジタル)変換器であって、各ビットに対応する演算サイクルが上位ビットから下位ビットに向かって順に小さくなるように、入力されるマスタクロックに基づいて演算クロックを発生する演算クロック発生手段と、前記演算クロック発生手段によって発生された演算クロックを用いて、上位ビットから下位ビットに向かって順に比較演算を繰り返すA/D変換手段とを備える、巡回型A/D変換器がある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2011-171974号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、デルタシグマ型ADC(Analog to Digital Converter)をOSR(Over Sampling Rate)毎にリセットするインクリメンタルADC(IADC)と、IADCの残差を入力とするサイクリック方式ADCのハイブリッド構成ADCにおいて、量子化器及びDACを3レベルにすると、熱雑音等による量子化の誤判定が生じる場合に補正が可能になる。
【0005】
しかしながら、量子化器及びDACが3レベルの場合、DACの非線形性が問題となる。
【0006】
そこで、量子化の誤判定の影響を抑制可能で線形特性を改善したハイブリッド型ADCを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の実施形態のハイブリッド型ADCは、アナログ信号が入力される入力端子に接続される第1スイッチと、前記第1スイッチの出力側に接続される遅延積分器と、前記遅延積分器の出力側に接続される量子化器と、前記量子化器の出力をアナログ変換するデジタルアナログ変換器と、前記第1スイッチと前記遅延積分器の間に設けられ、前記第1スイッチに入力される前記アナログ信号と、前記デジタルアナログ変換器の出力の符号を反転した反転出力とを加算する第1加算器とを含み、第1ステップでは、前記第1スイッチをオンにして、前記量子化器が2レベルで量子化を行うとともに、前記デジタルアナログ変換器が2レベルでアナログ変換を行い、前記第2ステップでは、前記第1スイッチをオフにして、前記第1ステップにおける前記遅延積分器の出力に基づいて、前記量子化器が3レベルで量子化を行うとともに、前記デジタルアナログ変換器が3レベルでアナログ変換を行う。
【発明の効果】
【0008】
量子化の誤判定の影響を抑制可能で線形特性を改善したハイブリッド型ADCを提供することができる。
【図面の簡単な説明】
【0009】
実施形態1のハイブリッド型ADC100の構成の一例を示す図である。
第1ステップでの回路構成の一例を示す図である。
第2ステップでの回路構成の一例を示す図である。
第1ステップにおける積分部180Aの出力D1と、第2ステップにおける演算部180Cの出力Dとを示す図である。
一例としてハイブリッド型ADC100の16ビットの合計出力を2進数で示す図である。
実施形態2のサイクリックADC200を示す図である。
サイクリックADC200のサイクル1~Nにおけるデジタルコードと演算の重みの一例を示す図である。
一般的なサイクリックADCが正しい変換を行う場合の動作の一例を示す図である。
一般的なサイクリックADCが量子化で間違う場合の動作の一例を示す図である。
サイクリックADC200が量子化の間違いを補正する動作の一例を説明する図である。
【発明を実施するための形態】
【0010】
以下、本発明のハイブリッド型ADCを適用した実施形態について説明する。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

日本電波工業株式会社
水晶発振器
1か月前
日本電波工業株式会社
圧電発振器
2か月前
日本電波工業株式会社
発振器
2か月前
日本電気株式会社
分散型電力増幅器
10日前
ローム株式会社
オペアンプ回路
2か月前
TDK株式会社
電子部品
2か月前
株式会社大真空
圧電振動デバイス
2か月前
日東電工株式会社
BAWフィルタ
2か月前
株式会社村田製作所
マルチプレクサ
1か月前
株式会社村田製作所
高周波増幅回路
2か月前
ローム株式会社
モータドライバ回路
2か月前
ローム株式会社
モータドライバ回路
2か月前
株式会社村田製作所
マルチプレクサ
23日前
株式会社村田製作所
高周波モジュール
1か月前
株式会社村田製作所
高周波モジュール
1か月前
株式会社村田製作所
高周波モジュール
1か月前
矢崎総業株式会社
スイッチ装置
24日前
株式会社デンソー
スイッチ回路
2か月前
株式会社NTTドコモ
歪補償回路
2か月前
三菱電機株式会社
周波数変換回路
1か月前
セイコーエプソン株式会社
発振器
1か月前
セイコーエプソン株式会社
発振器
1か月前
株式会社ベックス
移相回路
1か月前
太陽誘電株式会社
電子部品およびその製造方法
2か月前
ローム株式会社
発振回路、半導体集積回路
2か月前
ローム株式会社
発振回路、半導体集積回路
2か月前
住友電気工業株式会社
アウトフェージング増幅器
2か月前
ミツミ電機株式会社
ハイブリッド型ADC
2か月前
ローム株式会社
逐次比較型A/Dコンバータ
2か月前
ローム株式会社
逐次比較型A/Dコンバータ
17日前
三菱電機株式会社
ΔΣ変調器
2日前
三安ジャパンテクノロジー株式会社
弾性波デバイス
1か月前
三安ジャパンテクノロジー株式会社
弾性波デバイス
2日前
株式会社三社電機製作所
ゲートドライブ回路
1か月前
三安ジャパンテクノロジー株式会社
弾性波デバイス
2日前
三安ジャパンテクノロジー株式会社
弾性波デバイス
2か月前
続きを見る